Datasheet > CD40174BFMSR

CD40174BFMSR

更新时间： 2024-11-16 14:48:23

品牌	Logo	应用领域
瑞萨 - RENESAS		输出元件逻辑集成电路触发器
页数	文件大小	规格书
8页	71K
描述
4000/14000/40000 SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, CDIP16, FRIT SEALED, CERAMIC, DIP-16

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CD40174BFMSR 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	DIP	包装说明：	DIP, DIP16,.3
针数：	16	Reach Compliance Code：	not_compliant
HTS代码：	8542.39.00.01	风险等级：	5.09
系列：	4000/14000/40000	JESD-30 代码：	R-GDIP-T16
JESD-609代码：	e0	长度：	9.585 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	D FLIP-FLOP
最大频率@ Nom-Sup：	3500000 Hz	最大I（ol）：	0.00036 A
位数：	6	功能数量：	1
端子数量：	16	最高工作温度：	125 °C
最低工作温度：	-55 °C	输出极性：	TRUE
封装主体材料：	CERAMIC, GLASS-SEALED	封装代码：	DIP
封装等效代码：	DIP16,.3	封装形状：	RECTANGULAR
封装形式：	IN-LINE	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	5/15 V	Prop。Delay @ Nom-Sup：	405 ns
传播延迟（tpd）：	405 ns	认证状态：	Not Qualified
筛选级别：	MIL-PRF-38535 Class V	座面最大高度：	5.33 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	18 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	MILITARY	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
总剂量：	100k Rad(Si) V	触发器类型：	POSITIVE EDGE
宽度：	7.62 mm	最小 fmax：	3.5 MHz
Base Number Matches：	1

CD40174BFMSR 数据手册

CD40174BMS

CMOS Hex ‘D’-Type Flip-Flop

December 1992

Features

Pinout

CD40174BMS

TOP VIEW

• High Voltage Type (20V Rating)

• 5V, 10V and 15V Parametric Ratings

• Standardized, Symmetrical Output Characteristics

• 100% Tested for Quiescent Current at 20V

CLEAR

16 VDD

15 Q6

14 D6

13 D5

12 Q5

11 D4

10 Q4

• Maximum Input Current of 1µA at 18V Over Full Pack-

age Temperature Range, 100nA at 18V and +25^oC

• Noise Margin (Over full Package Temperature Range):

- 1V at VDD = 5V

- 2V at VDD = 10V

- 2.5V at VDD = 15V

CLOCK

VSS

• Meets All Requirements of JEDEC Tentative Standard

No. 13A, “Standard Speciﬁcations for Description of

‘B’ Series CMOS Devices”

Applications

Functional Diagram

• Shift Registers

• Buffer/Storage Registers

• Pattern Generators

F/F1

F/F2

Description

CD40174BMS consists of six identical ‘D’-Type ﬂip-ﬂops

having independent DATA inputs. The CLOCK and CLEAR

inputs are common to all six units. Data is transferred to the

Q outputs on the positive going transition of the clock pulse.

All six ﬂip-ﬂops are simultaneously reset by a low level on the

CLEAR input.

F/F3

F/F4

F/F5

F/F6

The CD40174BMS is supplied in these 16 lead outline pack-

ages:

Braze Seal DIP

Frit Seal DIP

H4T

H1E

Ceramic Flatpack H6W

CLOCK

CLEAR

VSS = 8

VDD = 16

CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.

File Number 3359

7-1384

12 3 4 5 6 7 8

中文翻译

下载PDF

与CD40174BFMSR相关器件

型号	品牌	获取价格	描述	数据表
CD40174BFX	ROCHESTER	获取价格	4000/14000/40000 SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, CDIP16, FRIT SE
CD40174BH	ETC	获取价格	Logic IC
CD40174BKMSH	RENESAS	获取价格	D Flip-Flop, 4000/14000/40000 Series, 1-Func, Positive Edge Triggered, 6-Bit, True Output,
CD40174BKMSR	ETC	获取价格	Hex D-Type Flip-Flop
CD40174BM	NSC	获取价格	Hex D Flip-Flop
CD40174BM	TI	获取价格	CMOS HEX D-type Flip-Flop
CD40174BM96	TI	获取价格	CMOS 六路 D 类触发器 \| D \| 16 \| -55 to 125
CD40174BME4	TI	获取价格	4000/14000/40000 SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO16, GREEN,
CD40174B-MIL	TI	获取价格	CMOS 六路 D 类触发器
CD40174BMJ	NSC	获取价格	Hex,Quad D Flip-Flop

与CD40174BFMSR相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

13
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

7
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

36
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

31

产品中心

服务支持

精选活动

关于我们

帮助中心

CD40174BFMSR

CD40174BFMSR 技术参数

CD40174BFMSR 数据手册

与CD40174BFMSR相关器件

与CD40174BFMSR相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CD40174BFMSR

CD40174BFMSR 技术参数

CD40174BFMSR 数据手册

与CD40174BFMSR相关器件

与CD40174BFMSR相关文章

您还可以找

您在本页遇到什么问题？