5秒后页面跳转
捷配首页

Datasheet > AZ10LVEL33
AZ10LVEL33 PDF预览

AZ10LVEL33

更新时间： 2024-11-10 04:33:23
品牌 Logo 应用领域
AZM /
页数 文件大小 规格书
10页 128K
描述
ECL/PECL ±4 Divider

阅读下载

中文翻译

获取价格

AZ10LVEL33 数据手册

 浏览型号AZ10LVEL33的Datasheet PDF文件第2页浏览型号AZ10LVEL33的Datasheet PDF文件第3页浏览型号AZ10LVEL33的Datasheet PDF文件第4页浏览型号AZ10LVEL33的Datasheet PDF文件第5页浏览型号AZ10LVEL33的Datasheet PDF文件第6页浏览型号AZ10LVEL33的Datasheet PDF文件第7页 
ARIZONA MICROTEK, INC.  
AZ10LVEL33  
AZ100LVEL33  
ECL/PECL ÷4 Divider  
PACKAGE AVAILABILITY  
FEATURES  
PACKAGE  
PART NUMBER  
MARKING NOTES  
•
Green / RoHS Compliant /  
MLP 8 (2x2) Green  
/ RoHS Compliant /  
Lead (Pb) Free  
C3G  
<Date Code>  
Lead (Pb) Free package available  
Operating Range of 3.0V to 5.5V  
470ps Propagation Delay  
AZ100LVEL33NG  
1,2  
•
•
•
•
•
AZM  
MLP 16 (3x3)  
AZ10/100LVEL33L  
L33  
1,2  
4.0GHz Toggle Frequency  
<Date Code>  
AZM10  
LVEL33  
AZM100  
LVEL33  
AZT  
LV33  
AZH  
LV33  
Internal Input Pulldown Resistors  
Direct Replacement for ON Semiconductor  
MC10EL33, MC100EL33,  
SOIC 8  
AZ10LVEL33D  
AZ100LVEL33D  
AZ10LVEL33T  
AZ100LVEL33T  
1,2,3  
1,2,3  
1,2,3  
1,2,3  
SOIC 8  
and MC100LVEL33  
•
•
Transistor Count = 91 Devices  
IBIS Model Files Available on Arizona  
Microtek Web Site  
TSSOP 8  
TSSOP 8  
1
Add R1 at end of part number for 7 inch (1K parts), R2 for 13 inch (2.5K  
parts) Tape & Reel.  
2
3
Date code format: “Y” or “YY” for year followed by “WW” for week.  
Date code “YWW” or “YYWW” on underside of part.  
DESCRIPTION  
The AZ10/100LVEL33 is an integrated ÷4 divider. The RESET pin is asynchronous and clears the output (Q  
Low, Q¯ High) on the rising edge. Upon power-up, the internal flip-flop will be in a random logic state. RESET  
allows for the synchronization of multiple LVEL33’s in a system.  
The LVEL33 provides a VBB output for single-end use or a DC bias reference for AC coupling to the device.  
For single-ended input applications, the VBB reference should be connected to one side of the CLK/C¯¯L¯K¯ differential  
input pair. The input signal is then fed to the other CLK/C¯¯L¯K¯ input. The VBB pin can support 1.0mA sink/source  
current. When used, the VBB pin should be bypassed to ground via a 0.01μF capacitor.  
NOTE: Specifications in the ECL/PECL tables are valid when thermal equilibrium is established.  
LOGIC DIAGRAM  
PIN DESCRIPTION  
RESET  
R
PIN  
FUNCTION  
Q
Q
CLK, C¯L¯¯K Clock Inputs  
RESET  
VBB  
Q, Q¯  
VCC  
Asynchronous Reset  
Reference Voltage Output  
Data Outputs  
÷4  
CLK  
CLK  
Positive Supply  
VEE  
Negative Supply  
VBB  
1630 S. STAPLEY DR., SUITE 127 • MESA, ARIZONA 85204 • USA • (480) 962-5881 • FAX (480) 890-2541  
www.azmicrotek.com  
1234567...10

中文翻译

下载PDF

与AZ10LVEL33相关器件

型号 品牌 获取价格 描述 数据表
AZ10LVEL33D AZM

获取价格

 		ECL/PECL ±4 Divider
AZ10LVEL33T AZM

获取价格

 		ECL/PECL ±4 Divider
AZ1117 BCDSEMI

获取价格

 		1A LOW DROPOUT LINEAR REGULATOR
AZ1117_12 BCDSEMI

获取价格

 		1A LOW DROPOUT LINEAR REGULATOR
AZ1117_13 BCDSEMI

获取价格

 		1A LOW DROPOUT LINEAR REGULATOR
AZ1117B BCDSEMI

获取价格

 		600mA LOW DROPOUT LINEAR REGULATOR
AZ1117B_07 BCDSEMI

获取价格

 		800mA LOW DROPOUT LINEAR REGULATOR
AZ1117BD-1.5TRE1 DIODES

获取价格

 		Fixed Positive LDO Regulator, 1.5V, BIPolar, PSSO2, ROHS COMPLIANT, TO-252-2 (1), 3 PIN
AZ1117BD-3.3TRE1 DIODES

获取价格

 		Fixed Positive LDO Regulator, 3.3V, BIPolar, PSSO2, ROHS COMPLIANT, TO-252-2 (1), 3 PIN
AZ1117BH-1.2TRE1 DIODES

获取价格

 		Fixed Positive LDO Regulator, 1.2V, 1.3V Dropout, BIPolar, PDSO3, ROHS COMPLIANT, SOT-223,

与AZ10LVEL33相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证