5秒后页面跳转
捷配首页

Datasheet > ATLV5
ATLV5 PDF预览

ATLV5

更新时间： 2024-02-24 10:47:06
品牌 Logo 应用领域
爱特美尔 - ATMEL 栅
页数 文件大小 规格书
7页 194K
描述
ATLV Series Ultra Low Voltage Gate Arrays

阅读下载

中文翻译

获取价格

ATLV5 技术参数

生命周期：Transferred零件包装代码：LCC
包装说明：QCCJ,针数：84
Reach Compliance Code：unknown风险等级：5.83
其他特性：MAX 76 I/OS; 5000 AVAILABLE GATESCLB-Max的组合延迟：1.3 ns
JESD-30 代码：S-PQCC-J84长度：29.3116 mm
等效关口数量：2800端子数量：84
最高工作温度：85 °C最低工作温度：-40 °C
组织：2800 GATES封装主体材料：PLASTIC/EPOXY
封装代码：QCCJ封装形状：SQUARE
封装形式：CHIP CARRIER可编程逻辑类型：FIELD PROGRAMMABLE GATE ARRAY
认证状态：Not Qualified座面最大高度：5.08 mm
最大供电电压：5.5 V最小供电电压：0.7 V
标称供电电压：1.5 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子形式：J BEND端子节距：1.27 mm
端子位置：QUAD宽度：29.3116 mm
Base Number Matches：1

ATLV5 数据手册

 浏览型号ATLV5的Datasheet PDF文件第2页浏览型号ATLV5的Datasheet PDF文件第3页浏览型号ATLV5的Datasheet PDF文件第4页浏览型号ATLV5的Datasheet PDF文件第5页浏览型号ATLV5的Datasheet PDF文件第6页浏览型号ATLV5的Datasheet PDF文件第7页 
Features  
• Specifically Designed for Battery Powered Applications  
1.0 - 3.0 Volts and will Operate from 0.7 to 5.5 Volts  
• Static Current Drain of <75 nA at 1.0 Volts  
• 200 MHz Maximum Toggle Frequency for Flip Flop at 1.5 Volts  
• 1.0 µ Drawn Gate Length CMOS Gate Arrays  
• All Package Styles Offered Including TQFP and TAB  
• Improved Product Testability Using Serial Scan, Boundary Scan,  
and JTAG  
ATLV Series  
Ultra Low  
Voltage  
• Second Source Existing ASIC Design in Atmel's ATLV via Design  
Translation. Improved Performance and Lower Cost  
Description  
Gate Arrays  
The ATLV Series CMOS gate arrays employ 1.0 µ-drawn, double-level metal,  
Si-gate, CMOS technology processed in Atmel's U.S.-based, advanced  
manufacturing facility. The arrays utilize an enhanced channelless architecture  
which results in greater than 50 percent usable gates.  
ATLV2  
ATLV3  
ATLV5  
ATLV7  
ATLV10  
ATLV15  
ATLV20  
ATLV35  
Atmel's flexible design system uses industry design standards and is compatible  
with popular CAD/CAE software and hardware packages. The customer can  
start designing with the ATLV series today using existing CAD/CAE tools.  
ATLV Array Organization  
(1)  
(2)  
Device  
Number  
Raw  
Gates  
Routable  
Gates  
Max Pin  
Count  
Max I/O  
Pins  
Gate  
Speed  
ATLV2  
ATLV3  
2,000  
3,000  
1,400  
1,600  
2,800  
4,400  
6,600  
8,000  
12,000  
18,000  
44  
68  
36  
60  
1.3 ns  
1.3 ns  
1.3 ns  
1.3 ns  
1.3 ns  
1.3 ns  
1.3 ns  
1.3 ns  
ATLV5  
5,000  
84  
76  
ATLV7  
7,000  
100  
120  
144  
160  
208  
92  
ATLV10  
ATLV15  
ATLV20  
ATLV35  
10,000  
15,000  
22,000  
35,000  
112  
136  
152  
192  
Notes: 1. Absolute maximum I/O pins is maximum pin count minus 8. Additional power  
and ground pins are assumed to be required to support simultaneous  
switching outputs as pin count increases.  
2. Nominal 2 input nand gate with a fan out of 2 at 1.5 volts, room temperature.  
0261B  
1234567

中文翻译

下载PDF

与ATLV5相关器件

型号 品牌 获取价格 描述 数据表
ATLV5-1.3UI ATMEL

获取价格

 		Field Programmable Gate Array, 2800 Gates, CMOS,
ATLV5JI ATMEL

获取价格

 		Field Programmable Gate Array, 2800 Gates, CMOS, PQCC84, PLASTIC, MO-47AF, LCC-84
ATLV7 ATMEL

获取价格

 		ATLV Series Ultra Low Voltage Gate Arrays
ATLV7-1.3QI ATMEL

获取价格

 		Field Programmable Gate Array, 4400 Gates, CMOS,
ATLV7-1.3UI ATMEL

获取价格

 		Field Programmable Gate Array, 4400 Gates, CMOS
ATLV7-1.3VI ATMEL

获取价格

 		Field Programmable Gate Array, 4400 Gates, CMOS,
ATLV750B10DC ETC

获取价格

 		ASIC
ATLV750B-10DC ATMEL

获取价格

 		UV PLD, 10ns, CMOS, CDIP24, 0.300 INCH, WINDOWED, CERDIP-24
ATLV750B10DI ETC

获取价格

 		ASIC
ATLV750B-10DI ATMEL

获取价格

 		UV PLD, 10ns, CMOS, CDIP24, 0.300 INCH, WINDOWED, CERDIP-24

与ATLV5相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证