Datasheet > AT17N512-10PL

AT17N512-10PL

更新时间： 2024-11-25 19:52:55

品牌	Logo	应用领域
爱特美尔 - ATMEL		时钟光电二极管内存集成电路
页数	文件大小	规格书
19页	261K
描述
Configuration Memory, 512KX1, Serial, CMOS, PDIP8, 0.300 INCH, PLASTIC, MS-001BA, DIP-8

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AT17N512-10PL 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	DIP	包装说明：	DIP,
针数：	8	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.32.00.51
风险等级：	5.84	最大时钟频率 (fCLK)：	15 MHz
JESD-30 代码：	R-PDIP-T8	JESD-609代码：	e3
长度：	9.271 mm	内存密度：	524288 bit
内存集成电路类型：	CONFIGURATION MEMORY	内存宽度：	1
湿度敏感等级：	1	功能数量：	1
端子数量：	8	字数：	524288 words
字数代码：	512000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	512KX1	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装形状：	RECTANGULAR
封装形式：	IN-LINE	并行/串行：	SERIAL
峰值回流温度（摄氏度）：	260	认证状态：	Not Qualified
座面最大高度：	5.334 mm	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	NO	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	40
宽度：	7.62 mm	Base Number Matches：	1

AT17N512-10PL 数据手册

Features

• EE Programmable 262,144 x 1-, 524,288 x 1-, 1,048,576 x 1-, 2,097,152 x 1-, and

4,194,304 x 1-bit Serial Memories Designed to Store Configuration Programs for Field

Programmable Gate Arrays (FPGAs)

• Available as a 3.3V ( 10%) Commercial and Industrial Version

• Simple Interface to SRAM FPGAs

• Pin Compatible with Xilinx^®XC17SXXXA and XC17SXXXXL PROMs

• Compatible with Xilinx Spartan^®-II, Spartan-IIE and Spartan XL FPGAs in Master Serial

Mode

• Very Low-power CMOS EEPROM Process

• Available in 8-lead PDIP, 8-lead SOIC, 20-lead SOIC and 44-lead TQFP Packages for a

Specific Density

• Low-power Standby Mode

FPGA

Configuration

Memory

• High-reliability

– Endurance: Minimum 10 Write Cycles

– Data Retention: 20 Years at 85°C

Description

AT17N256

AT17N512

AT17N010

AT17N002

AT17N040

The AT17N series FPGA Configuration EEPROM (Configurators) provide an easy-to-

use, cost-effective configuration memory for Field Programmable Gate Arrays. The

AT17N series device is packaged in the 8-lead LAP, 8-lead PDIP, 8-lead SOIC, 20-lead

SOIC and 44-lead TQFP, see Table 1. The AT17N series Configurators uses a simple

serial-access procedure to configure one or more FPGA devices.

The AT17N series configurators can be programmed with industry-standard program-

mers, Atmel’s ATDH2200E Programming Kit or Atmel’s ATDH2225 ISP Cable and

factory programming.

Table 1. AT17N Series Packages

AT17N512/

AT17N010

3.3V

Package

AT17N256

AT17N002

AT17N040

8-lead PDIP

8-lead SOIC

20-lead SOIC

44-lead TQFP

Yes

–

Yes

–

System Support

–

Yes

–

Yes

–

Yes

3020B–CNFG–03/06

12 3 4 5 6 7...19

中文翻译

下载PDF

与AT17N512-10PL相关器件

型号	品牌	获取价格	描述	数据表
AT17N512-10SC	ATMEL	获取价格	FPGA Configuration Memory
AT17N512-10SI	ATMEL	获取价格	FPGA Configuration Memory
AT17N512-10SJ	ATMEL	获取价格	Configuration Memory, 512KX1, Serial, CMOS, PDSO20, 0.300 INCH, PLASTIC, SOIC-20
AT17N512-10SL	ATMEL	获取价格	Configuration Memory, 512KX1, Serial, CMOS, PDSO20, 0.300 INCH, PLASTIC, SOIC-20
AT-1820-TWT-1V-R	PUIAUDIO	获取价格	ALL DIMENSIONS ARE IN MILLIMETERS
AT-1820-TWT-6V-R	PUIAUDIO	获取价格	ALL DIMENSIONS ARE IN MILLIMETERS
AT1865	GMT	获取价格	41 Channel DC-DC converter for DV
AT18C-01DB0.3BLF	AAC	获取价格	SMD Chip Attenuator
AT18C-01DB0.3MLF	AAC	获取价格	SMD Chip Attenuator
AT18C-01DB0.3OLF	AAC	获取价格	SMD Chip Attenuator

与AT17N512-10PL相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

41
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

33
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

61
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

57

产品中心

服务支持

精选活动

关于我们

帮助中心

AT17N512-10PL

AT17N512-10PL 技术参数

AT17N512-10PL 数据手册

与AT17N512-10PL相关器件

与AT17N512-10PL相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

AT17N512-10PL

AT17N512-10PL 技术参数

AT17N512-10PL 数据手册

与AT17N512-10PL相关器件

与AT17N512-10PL相关文章

您还可以找

您在本页遇到什么问题？