Datasheet > 存储 > EEPROM> AT17LV010-10DP-M

AT17LV010-10DP-M

更新时间： 2024-11-18 08:37:19

品牌	Logo	应用领域
爱特美尔 - ATMEL		存储内存集成电路异步传输模式 ATM 可编程只读存储器电动程控只读存储器电可擦编程只读存储器时钟
页数	文件大小	规格书
11页	159K
描述
Space FPGA Configuration EEPROM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AT17LV010-10DP-M 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Transferred	零件包装代码：	DFP
包装说明：	DFP, FL28,.4	针数：	28
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.51	风险等级：	5.49
最大时钟频率 (fCLK)：	10 MHz	JESD-30 代码：	R-XDFP-F28
JESD-609代码：	e0	内存密度：	1048576 bit
内存集成电路类型：	CONFIGURATION MEMORY	内存宽度：	1
功能数量：	1	端子数量：	28
字数：	1048576 words	字数代码：	1000000
工作模式：	SYNCHRONOUS	最高工作温度：	125 °C
最低工作温度：	-55 °C	组织：	1MX1
封装主体材料：	UNSPECIFIED	封装代码：	DFP
封装等效代码：	FL28,.4	封装形状：	RECTANGULAR
封装形式：	FLATPACK	并行/串行：	SERIAL
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	3.3 V
认证状态：	Not Qualified	座面最大高度：	3.3 mm
子类别：	EEPROMs	最大压摆率：	0.01 mA
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	MILITARY
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	FLAT
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	10.16 mm
写保护：	HARDWARE	Base Number Matches：	1

AT17LV010-10DP-M 数据手册

Features

• EE Programmable 1,048,576 x 1-bit Serial Memory Designed to Store Configuration

Programs for Field Programmable Gate Arrays (FPGAs)

• Very Low-power CMOS EEPROM Process

• In-System Programmable (ISP) via Two-Wire Bus

• Simple Interface to SRAM FPGAs

•

Compatible with AT40K Devices

• Cascadable Read-back to Support Additional Configurations or Higher-density Arrays

• Programmable Reset Polarity

• Low-power Standby Mode

• High-reliability

Space FPGA

Configuration

EEPROM

– Endurance: 5,10⁽⁴⁾Read Cycles

• Data Retention: 10 Years

• No Single Event Latch-up below a LET Threshold of 80 MeV/mg/cm²

• Tested up to a Total Dose of 20 krads (Si) according to MIL STD 883 Method 1019

• Operating Range: 3.0V to 3.6V, -55°C to +125°C

• Available in 400 mils Wide 28 Pins DIL Flat Pack

AT17LV010-

10DP

Description

The AT17LV010-10DP is a FPGA Configuration EEPROM provides an easy-to-use,

cost-effective configuration memory for Field Programmable Gate Arrays. It is pack-

aged in the 28-pin 400 mils wide FP package. Configurator uses a simple serial-

access procedure to configure one or more FPGA devices. The user can select the

polarity of the reset function by programming four EEPROM bytes. The device also

supports a write-protection mechanism within its programming mode.

Advance

Information

Rev. 4265B–AERO–06/04

12 3 4 5 6 7...11

中文翻译

下载PDF

与AT17LV010-10DP-M相关器件

型号	品牌	获取价格	描述	数据表
AT17LV010-10DP-MQ	ATMEL	获取价格	Space FPGA Configuration EEPROM
AT17LV010-10DP-SV	ATMEL	获取价格	MICROCIRCUIT, MEMORY, DIGITAL, CMOS, 1 MEGABIT SERIAL EEPROM, MONOLITHIC SILICON
AT17LV010-10JC	ATMEL	获取价格	FPGA Configuration E2PROM Memory
AT17LV010-10JI	ATMEL	获取价格	FPGA Configuration E2PROM Memory
AT17LV010-10JJ	ATMEL	获取价格	Configuration Memory, 1MX1, Serial, CMOS, PQCC20, PLASTIC, MS-018AA, LCC-20
AT17LV010-10JL	ATMEL	获取价格	Configuration Memory, 1MX1, Serial, CMOS, PQCC20, PLASTIC, MS-018AA, LCC-20
AT17LV010-10JU	ATMEL	获取价格	FPGA Configuration EEPROM Memory
AT17LV010-10JU	MICROCHIP	获取价格	IC SRL CONFIG EEPROM 1M 20-PLCC
AT17LV010-10NC	ATMEL	获取价格	FPGA Configuration EEPROM Memory
AT17LV010-10NI	ATMEL	获取价格	FPGA Configuration EEPROM Memory

与AT17LV010-10DP-M相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

37

产品中心

服务支持

精选活动

关于我们

帮助中心

AT17LV010-10DP-M

AT17LV010-10DP-M 技术参数

AT17LV010-10DP-M 数据手册

与AT17LV010-10DP-M相关器件

与AT17LV010-10DP-M相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

AT17LV010-10DP-M

AT17LV010-10DP-M 技术参数

AT17LV010-10DP-M 数据手册

与AT17LV010-10DP-M相关器件

与AT17LV010-10DP-M相关文章

您还可以找

您在本页遇到什么问题？