Datasheet > AS4C256M16D3L-12BCN

AS4C256M16D3L-12BCN

更新时间： 2024-02-07 09:13:59

品牌	Logo	应用领域
ALSC		动态存储器双倍数据速率内存集成电路
页数	文件大小	规格书
89页	2096K
描述
Supports JEDEC clock jitter specification

阅读下载

获取价格

如果您发现信息不准确，欢迎纠错

AS4C256M16D3L-12BCN 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	TFBGA,	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.32.00.36
风险等级：	5.73	访问模式：	MULTI BANK PAGE BURST
其他特性：	AUTO/SELF REFRESH	JESD-30 代码：	R-PBGA-B96
长度：	13 mm	内存密度：	4294967296 bit
内存集成电路类型：	DDR DRAM	内存宽度：	16
湿度敏感等级：	3	功能数量：	1
端口数量：	1	端子数量：	96
字数：	268435456 words	字数代码：	256000000
工作模式：	SYNCHRONOUS	组织：	256MX16
封装主体材料：	PLASTIC/EPOXY	封装代码：	TFBGA
封装形状：	RECTANGULAR	封装形式：	GRID ARRAY, THIN PROFILE, FINE PITCH
峰值回流温度（摄氏度）：	NOT SPECIFIED	座面最大高度：	1.2 mm
自我刷新：	YES	最大供电电压 (Vsup)：	1.45 V
最小供电电压 (Vsup)：	1.283 V	标称供电电压 (Vsup)：	1.35 V
表面贴装：	YES	技术：	CMOS
端子形式：	BALL	端子节距：	0.8 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	9 mm	Base Number Matches：	1

4Gb DDR3L – AS4C256M16D3L

Revision History

AS4C256M16D3L - 96-ball FBGA PACKAGE

Revision Details

Date

Rev 1.0

Rev 2.0

Preliminary datasheet

Added "Backward compatible to VDD & VDDQ = 1.5V +/-

0.075V" - page 2

April 2014

August 2014

Added CL=5 & CL=6 to Table 18 – page 31

Updated Table 12. Recommended DC Operating

Conditions – page 26

Confidential

Rev. 2.0

Aug. /2014

12 3 4 5 6 7...89

下载PDF

型号	品牌	描述	获取价格	数据表
AS4C256M16D3L-12BIN	ALSC	Supports JEDEC clock jitter specification	获取价格
AS4C256M8D2-25BCN	ALSC	Weak Strength Data-Output Driver Option	获取价格
AS4C256M8D2-25BIN	ALSC	Weak Strength Data-Output Driver Option	获取价格
AS4C256M8D3	ALSC	Fully synchronous operation	获取价格
AS4C256M8D3-12BCN	ALSC	Fully synchronous operation	获取价格
AS4C256M8D3-12BIN	ALSC	Fully synchronous operation	获取价格