Datasheet > 电信电路 > ATM/SONET/SDH 集成电路> VSC8132

VSC8132

更新时间： 2024-02-08 15:16:40

品牌	Logo	应用领域
VITESSE		电信集成电路异步传输模式 ATM
页数	文件大小	规格书
14页	124K
描述
2.488Gb/s 1:32 SONET/SDH Demux

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

VSC8132 技术参数

生命周期：	Transferred	零件包装代码：	QFP
包装说明：	HFQFP,	针数：	128
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.82	JESD-30 代码：	R-PQFP-G128
长度：	20 mm	功能数量：	1
端子数量：	128	最高工作温度：	85 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	HFQFP	封装形状：	RECTANGULAR
封装形式：	FLATPACK, HEAT SINK/SLUG, FINE PITCH	认证状态：	Not Qualified
座面最大高度：	2.35 mm	标称供电电压：	3.3 V
表面贴装：	YES	电信集成电路类型：	ATM/SONET/SDH MUX/DEMUX
温度等级：	OTHER	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	QUAD
宽度：	14 mm	Base Number Matches：	1

VSC8132 数据手册

VITESSE

SEMICONDUCTOR CORPORATION

Preliminary Data Sheet

2.488Gb/s 1:32 SONET/SDH Demux

VSC8132

Features

• 77.76, 51.84, and 38.88MHz TTL Clock Outputs

• Single 3.3V supply

• 2.488Gb/s 1:32 Demultiplexer

• SONET STS-48/SDH STM-16

• Loss of Clock Alarm

• HSPECL Differential Serial Data and Clock

Inputs

• Loss of Data Alarm

• 32-Bit TTL Parallel Data Outputs with Odd/

Even Parity Check

• 2.05W Max Power Dissipation

• 128-Pin PQFP Package

• Frame Detect Synchronization

General Description

The VSC8132 demultiplexes a 2.488Gb/s HSPECL serial input datastream (DI+) to 32-bit wide, TTL

77.76Mb/s parallel data outputs D[31:0] for SONET/SDH applications. A 2.488GHz HSPECL input clock

(CLKI+) is used to time the incoming data and 3 TTL clock outputs, at frequencies of 77.76MHz, 51.84MHz,

and 38.88MHz, are generated for upstream devices (DATACLK78, CLK51, CLK38). Odd or even parity is per-

formed on the incoming high-speed data via the TTL Parity Select input (PARSEL), and a TTL Parity output

(PARITY) is provided to indicate parity of the input data. Frame Detect on the incoming data is controlled via

the Frame Detect Inhibit (OOFN) and Reset (RESET) TTL inputs. A frame detect monitors the incoming data

steam and screens for 2 bits in A1 byte out of the 8 bits and 2 bits of A2 byte out of the 8 bits. When a Frame

Detect occurs, a synchronization TTL output (SYNC) will be set. Alarm indicators are used to monitor the

activity of the clock and data with TTL compatible control inputs (ALMRESET) and outputs (DTALARM,

CKALARM).

Only a single 3.3V power supply is required for device operation. The VSC8132 is packaged in a ther-

mally-enhanced 128-pin, 14x20x2mm PQFP package.

VSC8132 Block DIagram

OOFN

DATA[3:0]

Framing

RESET

PARSEL

and

SYNC

Parity

PARITY

DI+

DI–

DATACLK78

CLK51

Clock

Generation

1:32

Demux

CLKI+

CLKI–

CLK38

DTALARM

CKALARM

Alarms

ALMRESET

Tel: (800) VITESSE • FAX: (805) 987-5896 • Email: prodinfo@vitesse.com

Internet: www.vitesse.com

G52250-0, Rev 3.1

12/7/00

Page 1

12 3 4 5 6 7...14

下载PDF

与VSC8132相关器件

型号	品牌	描述	获取价格	数据表
VSC8132QR	VITESSE	2.488Gb/s 1:32 SONET/SDH Demux	获取价格
VSC8140	VITESSE	2.48832Gb/s 16:1 SONET/SDH Transceiver with Integrated Clock Generator	获取价格
VSC8140QR	VITESSE	2.48832Gb/s 16:1 SONET/SDH Transceiver with Integrated Clock Generator	获取价格
VSC8140TW	VITESSE	2.48832Gb/s 16:1 SONET/SDH Transceiver with Integrated Clock Generator	获取价格
VSC8141	VITESSE	Multi-Rate 16:1 SONET/SDH Transceiver with Integrated Clock Generator	获取价格
VSC8141QR	VITESSE	Multi-Rate 16:1 SONET/SDH Transceiver with Integrated Clock Generator	获取价格

与VSC8132相关文章

MAX487芯片引脚图及功能、应用领域详解
2024-04-17

10
IR2110驱动芯片引脚图及功能、电路图详解
2024-04-17

9
74LS74是什么芯片 74LS74引脚图及功能表
2024-04-16

12
CD4511芯片引脚图及功能、电路图解析
2024-04-15

20

产品中心

服务支持

精选活动

关于我们

帮助中心

VSC8132

VSC8132 技术参数

VSC8132 数据手册

与VSC8132相关器件

与VSC8132相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

VSC8132

VSC8132 技术参数

VSC8132 数据手册

与VSC8132相关器件

与VSC8132相关文章

您还可以找

您在本页遇到什么问题？