Datasheet > 逻辑 > 触发器/锁存器> 5962-9758001QFA

5962-9758001QFA

更新时间： 2024-01-27 00:50:01

品牌	Logo	应用领域
德州仪器 - TI		触发器锁存器逻辑集成电路
页数	文件大小	规格书
6页	98K
描述
DUAL J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

5962-9758001QFA 技术参数

生命周期：	Active	零件包装代码：	DFP
包装说明：	DFP-16	针数：	16
Reach Compliance Code：	not_compliant	HTS代码：	8542.39.00.01
Factory Lead Time：	6 weeks	风险等级：	5.33
Is Samacsys：	N	系列：	F/FAST
JESD-30 代码：	R-GDFP-F16	长度：	10.16 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	J-KBAR FLIP-FLOP
最大频率@ Nom-Sup：	70000000 Hz	最大I（ol）：	0.02 A
位数：	2	功能数量：	2
端子数量：	16	最高工作温度：	125 °C
最低工作温度：	-55 °C	输出极性：	COMPLEMENTARY
封装主体材料：	CERAMIC, GLASS-SEALED	封装代码：	DFP
封装等效代码：	FL16,.3	封装形状：	RECTANGULAR
封装形式：	FLATPACK	包装方法：	TUBE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
最大电源电流（ICC）：	17 mA	Prop。Delay @ Nom-Sup：	10.5 ns
传播延迟（tpd）：	10.5 ns	认证状态：	Qualified
筛选级别：	MIL-PRF-38535 Class Q	座面最大高度：	2.03 mm
子类别：	FF/Latch	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	TTL
温度等级：	MILITARY	端子形式：	FLAT
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	POSITIVE EDGE
宽度：	6.73 mm	最小 fmax：	70 MHz
Base Number Matches：	1

5962-9758001QFA 数据手册

SN54F109, SN74F109

DUAL J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS

WITH CLEAR AND PRESET

SDFS047A – MARCH 1987 – REVISED OCTOBER 1993

SN54F109 . . . J PACKAGE

SN74F109 . . . D OR N PACKAGE

(TOP VIEW)

• Package Options Include Plastic

Small-Outline Packages, Ceramic Chip

Carriers, and Standard Plastic and Ceramic

300-mil DIPs

1CLR

VCC

2CLR

description

These devices contain two independent J-K

positive-edge-triggered flip-flops. A low level at

the preset (PRE) or clear (CLR) inputs sets or

resets the outputs regardless of the levels of the

other inputs. When PRE and CLR are inactive

(high), data at the J and K input meeting the

setup-time requirements are transferred to the

outputs on the positive-going edge of the clock

pulse. Clock triggering occurs at a voltage level

and is not directly related to the rise time of the

clock pulse. Following the hold time interval, data

at the J and K inputs may be changed without

affecting the levels at the outputs. These versatile

flip-flops can perform as toggle flip-flops by

grounding K and trying J high. They also can

perform as D-type flip-flops if J and K are tied

together.

1CLK

1PRE

2CLK

11 2PRE

GND

SN54F109 . . . FK PACKAGE

(TOP VIEW)

20 19

1CLK

1PRE

2CLK

2PRE

9 10 11 12 13

The SN54F109 is characterized for operation over

the full military temperature range of –55°C to

125°C. The SN74F109 is characterized for

operation from 0°C to 70°C.

NC – No internal connection

FUNCTION TABLE

INPUTS

OUTPUTS

PRE

CLR

CLK

†

↑

Toggle

↑

†

The output levels are not guaranteed to meet the minimum

levelsforV .Furthermore,thisconfigurationisnonstable;

that is, it will not persist when PRE or CLR returns to its

inactive (high) level.

PRODUCTION DATA information is current as of publication date.

Products conform to specifications per the terms of Texas Instruments

standard warranty. Production processing does not necessarily include

testing of all parameters.

2–1

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

12 3 4 5 6

下载PDF

与5962-9758001QFA相关器件

型号	品牌	描述	获取价格	数据表
5962-9758101Q2A	TI	军用 3 通道、3 输入、4.5V 至 5.5V 双极与门 \| FK \| 20 \| -55	获取价格
5962-9758101QCA	TI	军用 3 通道、3 输入、4.5V 至 5.5V 双极与门 \| J \| 14 \| -55	获取价格
5962-9758101QDA	TI	军用 3 通道、3 输入、4.5V 至 5.5V 双极与门 \| W \| 14 \| -55	获取价格
5962-9758201Q2A	TI	3-LINE TO 8-LINE DECODERS/DEMULTIPLEXERS	获取价格
5962-9758201QEA	TI	3-LINE TO 8-LINE DECODERS/DEMULTIPLEXERS	获取价格
5962-9758201QFA	TI	3-LINE TO 8-LINE DECODERS/DEMULTIPLEXERS	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

5962-9758001QFA

5962-9758001QFA 技术参数

5962-9758001QFA 数据手册

与5962-9758001QFA相关器件

与5962-9758001QFA相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

5962-9758001QFA

5962-9758001QFA 技术参数

5962-9758001QFA 数据手册

与5962-9758001QFA相关器件

与5962-9758001QFA相关文章

您还可以找

您在本页遇到什么问题？