Datasheet > 驱动程序和接口 > 线路驱动器或接收器> 74AUP1G86

74AUP1G86

更新时间： 2024-02-23 15:32:54

品牌	Logo	应用领域
恩智浦 - NXP		线路驱动器或接收器驱动程序和接口接口集成电路
页数	文件大小	规格书
17页	68K
描述
Low-power 2-input EXCLUSIVE-OR gate

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1G86 技术参数

是否Rohs认证：	不符合	生命周期：	Transferred
包装说明：	TSSOP, TSSOP5/6,.08	Reach Compliance Code：	unknown
风险等级：	5.82	Is Samacsys：	N
JESD-30 代码：	R-PDSO-G5	JESD-609代码：	e0
负载电容（CL）：	30 pF	逻辑集成电路类型：	XOR GATE
最大I（ol）：	0.0017 A	端子数量：	5
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP5/6,.08	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	电源：	1.2/3.3 V
Prop。Delay @ Nom-Sup：	26.6 ns	认证状态：	Not Qualified
施密特触发器：	NO	子类别：	Gates
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	GULL WING	端子节距：	0.635 mm
端子位置：	DUAL	Base Number Matches：	1

74AUP1G86 数据手册

74AUP1G86

Low-power 2-input EXCLUSIVE-OR gate

Rev. 02.00 — 16 May 2006

Product data sheet

1. General description

The 74AUP1G86 is a high-performance, low-power, low-voltage, Si-gate CMOS device,

superior to most advanced CMOS compatible TTL families.

Schmitt-trigger action at all inputs makes the circuit tolerant to slower input rise and fall

times across the entire V_CCrange from 0.8 V to 3.6 V.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully speciﬁed for partial Power-down applications using I_OFF

The I_OFFcircuitry disables the output, preventing the damaging backﬂow current through

the device when it is powered down.

The 74AUP1G86 provides the single 2-input EXCLUSIVE-OR function.

2. Features

■ Wide supply voltage range from 0.8 V to 3.6 V

■ High noise immunity

■ Complies with JEDEC standards:

◆ JESD8-12 (0.8 V to 1.3 V)

◆ JESD8-11 (0.9 V to 1.65 V)

◆ JESD8-7 (1.2 V to 1.95 V)

◆ JESD8-5 (1.8 V to 2.7 V)

◆ JESD8-B (2.7 V to 3.6 V)

■ ESD protection:

◆ HBM JESD22-A114-C Class 3A. Exceeds 5000 V

◆ MM JESD22-A115-A exceeds 200 V

◆ CDM JESD22-C101-C exceeds 1000 V

■ Low static power consumption; I_CC= 0.9 µA (maximum)

■ Latch-up performance exceeds 100 mA per JESD 78 Class II

■ Inputs accept voltages up to 3.6 V

■ Low noise overshoot and undershoot < 10 % of V_CC

■ I_OFFcircuitry provides partial Power-down mode operation

■ Multiple package options

■ Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C

12 3 4 5 6 7...17

下载PDF

与74AUP1G86相关器件

型号	品牌	描述	获取价格	数据表
74AUP1G86FS3-7	DIODES	SINGLE 2 INPUT EXCLUSIVE-OR GATE	获取价格
74AUP1G86FW4-7	DIODES	XOR Gate, AUP/ULP/V Series, 1-Func, 2-Input, CMOS, PDSO6, 1 X 1 MM, GREEN, DFN-6	获取价格
74AUP1G86FX4-7	DIODES	SINGLE 2 INPUT EXCLUSIVE-OR GATE	获取价格
74AUP1G86FZ4-7	DIODES	SINGLE 2 INPUT EXCLUSIVE-OR GATE	获取价格
74AUP1G86GM	NXP	Low-power 2-input EXCLUSIVE-OR gate	获取价格
74AUP1G86GM	NEXPERIA	Low-power 2-input EXCLUSIVE-OR gateProduction	获取价格