54AC74

更新时间： 2024-02-22 10:20:33

品牌	Logo	应用领域
美国国家半导体 - NSC		触发器
页数	文件大小	规格书
8页	171K
描述
Dual D-Type Positive Edge-Triggered Flip-Flop

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

54AC74 技术参数

生命周期：	Obsolete	包装说明：	QCCN,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.57	系列：	AC
JESD-30 代码：	S-CQCC-N20	长度：	8.89 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	D FLIP-FLOP
位数：	1	功能数量：	2
端子数量：	20	最高工作温度：	125 °C
最低工作温度：	-55 °C	输出极性：	COMPLEMENTARY
封装主体材料：	CERAMIC, METAL-SEALED COFIRED	封装代码：	QCCN
封装形状：	SQUARE	封装形式：	CHIP CARRIER
传播延迟（tpd）：	17.5 ns	认证状态：	Not Qualified
筛选级别：	MIL-STD-883 Class B	座面最大高度：	1.905 mm
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	MILITARY
端子形式：	NO LEAD	端子节距：	1.27 mm
端子位置：	QUAD	触发器类型：	POSITIVE EDGE
宽度：	8.89 mm	最小 fmax：	95 MHz
Base Number Matches：	1

54AC74 数据手册

August 1998

54AC74 • 54ACT74

Dual D-Type Positive Edge-Triggered Flip-Flop

Asynchronous Inputs:

General Description

The ’AC/’ACT74 is a dual D-type flip-flop with Asynchronous

LOW input to S_D(Set) sets Q to HIGH level

LOW input to C_D(Clear) sets Q to LOW level

Clear and Set are independent of clock

Simultaneous LOW on C_Dand S_Dmakes both Q and Q

HIGH

Clear and Set inputs and complementary (Q, Q) outputs. In-

formation at the input is transferred to the outputs on the

positive edge of the clock pulse. Clock triggering occurs at a

voltage level of the clock pulse and is not directly related to

the transition time of the positive-going pulse. After the Clock

Pulse input threshold voltage has been passed, the Data in-

put is locked out and information present will not be trans-

ferred to the outputs until the next rising edge of the Clock

Pulse input.

Features

n I_CCreduced by 50%

n Output source/sink 24 mA

n ’ACT74 has TTL-compatible inputs

n Standard Microcircuit Drawing (SMD)

— ’AC74: 5962-88520

— ’ACT74: 5962-87525

Logic Symbols

DS100266-2

DS100266-1

Pin Names

D₁, D₂

CP₁, CP₂

_D1, C_D2

_D1, S_D2

Q₁, Q₁, Q₂, Q₂

Description

Data Inputs

IEEE/IEC

Clock Pulse Inputs

Direct Clear Inputs

Direct Set Inputs

Outputs

DS100266-3

FACT^®is a registered trademark of Fairchild Semiconductor Corporation.

DS100266

www.national.com

12 3 4 5 6 7 8

下载PDF

与54AC74相关器件

型号	品牌	描述	获取价格	数据表
54AC74D	NSC	Dual D-Type Positive Edge-Triggered Flip-Flop	获取价格
54AC74DM	TI	IC AC SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14, CERA	获取价格
54AC74DMQB	NSC	IC AC SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14, CERA	获取价格
54AC74F	NSC	Dual D-Type Positive Edge-Triggered Flip-Flop	获取价格
54AC74FM	TI	AC SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, CDFP14, CERAMIC	获取价格
54AC74FMQB	NSC	IC AC SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, CDFP14, CERA	获取价格