Datasheet > MK2049-34SAI

MK2049-34SAI

更新时间： 2024-01-24 06:35:10

品牌	Logo	应用领域
艾迪悌 - IDT		时钟光电二极管外围集成电路晶体
页数	文件大小	规格书
9页	164K
描述
Clock Generator, 77.76MHz, PDSO20, 0.300 INCH, SOIC-20

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MK2049-34SAI 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	0.300 INCH, SOIC-20	针数：	20
Reach Compliance Code：	not_compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.82
JESD-30 代码：	R-PDSO-G20	JESD-609代码：	e0
长度：	12.8 mm	端子数量：	20
最高工作温度：	85 °C	最低工作温度：	-40 °C
最大输出时钟频率：	77.76 MHz	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP20,.4
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	3.3 V
主时钟/晶体标称频率：	17.664 MHz	认证状态：	Not Qualified
座面最大高度：	2.65 mm	子类别：	Clock Generators
最大供电电压：	3.45 V	最小供电电压：	3.15 V
标称供电电压：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	7.5 mm
uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER	Base Number Matches：	1

MK2049-34SAI 数据手册

DATASHEET

3.3 VOLT COMMUNICATIONS CLOCK VCXO PLL

MK2049-34A

Description

Features

The MK2049-34A is a VCXO Phased Locked Loop (PLL)

based clock synthesizer that accepts multiple input

frequencies. With an 8 kHz clock input as a reference, the

MK2049-34A generates T1, E1, T3, E3, ISDN, xDSL, and

other communications frequencies. This allows for the

generation of clocks frequency-locked and phase-locked to

an 8 kHz backplane clock, simplifying clock synchronization

in communications systems. The MK2409-34 can also

accept a T1 or E1 input clock and provide the same output

for loop timing. All outputs are frequency locked together

and to the input.

• Packaged in 20-pin SOIC

• Available in Pb (lead) free package

• 3.3 V + 5% operation

• Fixed I/O phase relationship on all selections

• Meets the TR62411, ETS300 011, and GR-1244

specification for MTIE, Pull-in/Hold-in Range, Phase

Transients, and Jitter Generation for Stratum 3, 4, and 4E

• Accepts multiple inputs: 8 kHz backplane clock, Loop

Timing frequencies, or 10 to 36 MHz

• Locks to 8 kHz + 100 ppm (External mode)

This part also has a jitter-attenuated Buffer capability. In this

mode, the MK2049-34A is ideal for filtering jitter from 27

MHz video clocks or other clocks with high jitter.

• Buffer Mode allows jitter attenuation of 10 to 36 MHz

input and x1/x0.5 or x2/x4 outputs

• Exact internal ratios enable zero ppm error

IDT can customize these devices for many other different

frequencies.

• Output clock rates include T1, E1, T3, E3, ISDN, xDSL,

and the OC3 submultiples

• See the MK2049-01, -02, and -03 for more selections at

5 V

• Industrial temperature range

NOTE: EOL for non-green parts to occur on 5/13/10

per PDN U-09-01

Block Diagram

EXTERNAL PULLABLE CRYSTAL

(external loop filter)

INPUT REFERENCE

CLOCK

(TYPICALLY 8KHZ)

FREQUENCY

MULTIPLYING

VCXO-BASED

PLL

CLOCK OUTPUT

PLL

(MASTER CLOCK

GENERATOR)

CLOCK OUTPUT / 2

8 KHZ (REGENERATED)

FREQUENCY SELECT

IDT™ 3.3 VOLT COMMUNICATIONS CLOCK VCXO PLL

MK2049-34A REV D 121809

12 3 4 5 6 7...9

下载PDF

与MK2049-34SAI相关器件

型号	品牌	描述	获取价格	数据表
MK2049-34SAILFTR	IDT	Clock Generator, 77.76MHz, PDSO20, 0.300 INCH, ROHS COMPLIANT, SOIC-20	获取价格
MK2049-34SAITR	ICSI	3.3 Volt Communications Clock VCXO PLL	获取价格
MK2049-34SAITR	IDT	Clock Generator, 77.76MHz, PDSO20, 0.300 INCH, SOIC-20	获取价格
MK2049-34SI	ICSI	3.3 V Communications Clock PLL	获取价格
MK2049-34SILF	IDT	Clock Generator, 77.76MHz, PDSO20, 0.300 INCH, SOIC-20	获取价格
MK2049-34SILFTR	IDT	Clock Generator, 77.76MHz, PDSO20, 0.300 INCH, SOIC-20	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

MK2049-34SAI

MK2049-34SAI 技术参数

MK2049-34SAI 数据手册

与MK2049-34SAI相关器件

与MK2049-34SAI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MK2049-34SAI

MK2049-34SAI 技术参数

MK2049-34SAI 数据手册

与MK2049-34SAI相关器件

与MK2049-34SAI相关文章

您还可以找

您在本页遇到什么问题？