Datasheet > 2309A-1DCI

2309A-1DCI

更新时间： 2024-02-25 05:11:07

品牌	Logo	应用领域
艾迪悌 - IDT		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
8页	94K
描述
PLL Based Clock Driver, 2309 Series, 8 True Output(s), 0 Inverted Output(s), PDSO16, SOIC-16

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

2309A-1DCI 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	SOIC-16
针数：	16	Reach Compliance Code：	not_compliant
HTS代码：	8542.39.00.01	风险等级：	5.65
Is Samacsys：	N	系列：	2309
输入调节：	STANDARD	JESD-30 代码：	R-PDSO-G16
JESD-609代码：	e0	长度：	9.9314 mm
逻辑集成电路类型：	PLL BASED CLOCK DRIVER	最大I（ol）：	0.008 A
湿度敏感等级：	1	功能数量：	1
反相输出次数：		端子数量：	16
实输出次数：	8	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装等效代码：	SOP16,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	电源：	3.3 V
Prop。Delay @ Nom-Sup：	8.7 ns	传播延迟（tpd）：	8.7 ns
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.7 ns
座面最大高度：	1.7272 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	INDUSTRIAL	端子面层：	Tin/Lead (Sn85Pb15)
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	宽度：	3.937 mm
最小 fmax：	133 MHz	Base Number Matches：	1

2309A-1DCI 数据手册

IDT2309A

3.3VZERODELAYCLOCKBUFFER

COMMERCIALANDINDUSTRIALTEMPERATURERANGES

IDT2309A

3.3V ZERO DELAY

CLOCK BUFFER

FEATURES:

DESCRIPTION:

• Phase-Lock Loop Clock Distribution

• 10MHz to 133MHz operating frequency

• Distributes one clock input to one bank of five and one bank of

four outputs

The IDT2309A is a high-speed phase-lock loop (PLL) clock buffer,

designedtoaddresshigh-speedclockdistributionapplications. Thezero

delay is achieved by aligning the phase between the incoming clock and

the output clock, operable within the range of 10 to 133MHz.

• Separate output enable for each output bank

• Output Skew < 250ps

• Low jitter <200 ps cycle-to-cycle

• IDT2309A-1 for Standard Drive

• IDT2309A-1H for High Drive

The IDT2309A is a 16-pin version of the IDT2305A. The IDT2309A

acceptsonereferenceinput,anddrivestwobanksoffourlowskewclocks.

The-1Hversionofthisdeviceoperatesupto133MHzfrequencyandhas

higher drive than the -1 device. All parts have on-chip PLLs which lock

to an input clock on the REF pin. The PLL feedback is on-chip and is

obtained from the CLKOUT pad. In the absence of an input clock, the

IDT2309Aenterspowerdown. Inthismode,thedevicewilldrawlessthan

• No external RC network required

• Operates at 3.3V VDD

• Available in SOIC and TSSOP packages

12μAforCommercialTemperaturerangeandlessthan25μAforIndustrial

temperature range, and the outputs are tri-stated.

The IDT2309A is characterized for both Industrial and Commercial

operation.

FUNCTIONALBLOCKDIAGRAM

CLKOUT

CLKA1

PLL

REF

CLKA2

CLKA3

CLKA4

Control

Logic

CLKB1

CLKB2

CLKB3

CLKB4

TheIDTlogoisaregisteredtrademarkofIntegratedDeviceTechnology,Inc.

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

MAY 2010

2010 Integrated Device Technology, Inc.

DSC - 6588/5

12 3 4 5 6 7 8

下载PDF

与2309A-1DCI相关器件

型号	品牌	描述	获取价格	数据表
2309A-1DCI8	IDT	PLL Based Clock Driver, 2309 Series, 8 True Output(s), 0 Inverted Output(s), PDSO16, SOIC-	获取价格
2309A-1HDC	IDT	PLL Based Clock Driver, 2309 Series, 8 True Output(s), 0 Inverted Output(s), PDSO16, SOIC-	获取价格
2309G-1H	IDT	PLL Based Clock Driver, 2309 Series, 8 True Output(s), 0 Inverted Output(s), CMOS, PDSO16,	获取价格
2309G-1HLF	IDT	PLL Based Clock Driver, 2309 Series, 8 True Output(s), 0 Inverted Output(s), CMOS, PDSO16,	获取价格
2309G-1HLFT	IDT	PLL Based Clock Driver, 2309 Series, 8 True Output(s), 0 Inverted Output(s), CMOS, PDSO16,	获取价格
2309G-1HT	IDT	PLL Based Clock Driver, 2309 Series, 8 True Output(s), 0 Inverted Output(s), CMOS, PDSO16,	获取价格

与2309A-1DCI相关文章

MAX487芯片引脚图及功能、应用领域详解
2024-04-17

15
IR2110驱动芯片引脚图及功能、电路图详解
2024-04-17

11
74LS74是什么芯片 74LS74引脚图及功能表
2024-04-16

14
CD4511芯片引脚图及功能、电路图解析
2024-04-15

23

产品中心

服务支持

精选活动

关于我们

帮助中心

2309A-1DCI

2309A-1DCI 技术参数

2309A-1DCI 数据手册

与2309A-1DCI相关器件

与2309A-1DCI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

2309A-1DCI

2309A-1DCI 技术参数

2309A-1DCI 数据手册

与2309A-1DCI相关器件

与2309A-1DCI相关文章

您还可以找

您在本页遇到什么问题？