热门搜索: 电容器

STK14C88-5K35M PDF预览
型号:
STK14C88-5K35M
Datasheet下载:
下载Datasheet文件
产品描述:
32K x 8 AUTOSTORE nvSRAM QUANTUM TRAP CMOS NONVOLATILE STATIC RAM
应用标签:
存储内存集成电路静态存储器
文档页数/大小:
12页 / 87K
品牌Logo:
品牌名称:
其他 [ 其他 ]

PDF在线预览

一键下载

我要报错

STK14C88-5K35M

应用: 存储内存集成电路静态存储器

文档: 12页 / 87K

品牌: 其他

PDF在线预览
一键下载
我要报错
  • 参数详情
  • PDF预览
是否Rohs认证
不符合
生命周期
Transferred
IHS 制造商
SIMTEK CORP
包装说明
DIP,
Reach Compliance Code
unknown
ECCN代码
3A001.A.2.C
HTS代码
8542.32.00.41
风险等级
8.63
Is Samacsys
N
最长访问时间
35 ns
JESD-30 代码
R-CDIP-T32
JESD-609代码
e0
长度
40.635 mm
内存密度
262144 bit
内存集成电路类型
NON-VOLATILE SRAM
内存宽度
8
功能数量
1
端子数量
32
字数
32768 words
字数代码
32000
工作模式
ASYNCHRONOUS
最高工作温度
125 °C
最低工作温度
-55 °C
组织
32KX8
封装主体材料
CERAMIC, METAL-SEALED COFIRED
封装代码
DIP
封装形状
RECTANGULAR
封装形式
IN-LINE
并行/串行
PARALLEL
峰值回流温度(摄氏度)
NOT SPECIFIED
认证状态
Not Qualified
筛选级别
MIL-STD-883
座面最大高度
4.12 mm
最大供电电压 (Vsup)
5.5 V
最小供电电压 (Vsup)
4.5 V
标称供电电压 (Vsup)
5 V
表面贴装
NO
技术
CMOS
温度等级
MILITARY
端子面层
Tin/Lead (Sn85Pb15)
端子形式
THROUGH-HOLE
端子节距
2.54 mm
端子位置
DUAL
处于峰值回流温度下的最长时间
NOT SPECIFIED
宽度
7.62 mm
Base Number Matches
1
 浏览型号STK14C88-5K35M的Datasheet PDF文件第2页浏览型号STK14C88-5K35M的Datasheet PDF文件第3页浏览型号STK14C88-5K35M的Datasheet PDF文件第4页浏览型号STK14C88-5K35M的Datasheet PDF文件第5页浏览型号STK14C88-5K35M的Datasheet PDF文件第6页浏览型号STK14C88-5K35M的Datasheet PDF文件第7页  
下一页
STK14C88-M
32K x 8
AutoStore™
nvSRAM
QuantumTrap™
CMOS
Nonvolatile Static RAM
MIL-STD-883
FEATURES
• Nonvolatile Storage without Battery Problems
• 35ns and 45ns Access Times
• “Hands-off” Automatic
STORE
with External
68µF Capacitor on Power Down
STORE
to EEPROM Initiated by Hardware,
Software or
AutoStore™
on Power Down
RECALL
to SRAM Initiated by Software or
Power Restore
• 10mA Typical I
CC
at 200ns Cycle Time
• Unlimited READ, WRITE and
RECALL
Cycles
• 100,000
STORE
Cycles to EEPROM
• 10-Year Data Retention in EEPROM
• Single 5V + 10% Operation
• Not Sensitive to Power On/Off Ramp Rates
• No Data Loss from Undershoot
• 32-Pad LCC and 32-Pin 300 mil CDIP Packages
DESCRIPTION
The Simtek STK14C88-M is a fast static
RAM
with a
nonvolatile, electrically erasable
PROM
element
incorporated in each static memory cell. The
SRAM
can be read and written an unlimited number of
times, while independent nonvolatile data resides in
EEPROM
. Data transfers from the
SRAM
to the
EEPROM
(the
STORE
operation) can take place auto-
matically on power down. A 68µF or larger capacitor
tied from V
CAP
to ground guarantees the
STORE
operation, regardless of power-down slew rate or
loss of power from “hot swapping”. Transfers from
the
EEPROM
to the
SRAM
(the
RECALL
operation)
take place automatically on restoration of power. Ini-
tiation of
STORE
and
RECALL
cycles can also be
software controlled by entering specific read
sequences. A hardware
STORE
may be initiated with
the HSB pin.
BLOCK DIAGRAM
V
CCX
EEPROM ARRAY
512 x 512
V
CAP
PIN CONFIGURATIONS
V
CCX
HSB
A
14
V
CAP
A
7
A
12
A
12
A
7
3
4
30
29
W
A
13
A
8
A
9
A
11
G
NC
A
10
E
DQ
7
DQ
6
DQ
5
DQ
4
DQ
3
4
3
2
32 31 30
29
28
27
A
5
A
6
A
7
A
8
A
9
A
11
A
12
A
13
A
14
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
32 300 mil DIP
POWER
CONTROL
A
6
A
5
A
4
A
3
NC
A
2
5
6
7
8
9
10
11
12
13
14
15
16
28
27
26
25
24
23
22
21
20
19
18
17
A
6
5
6
7
8
9
10
11
12
0
1
W
A
13
V
CAP
A
14
1
2
32
31
V
CCX
HSB
A
5
A
4
A
8
A
9
ROW DECODER
STORE
STATIC RAM
ARRAY
512 x 512
RECALL
STORE/
RECALL
CONTROL
HSB
A
1
A
0
DQ
0
DQ
1
DQ
2
V
SS
A
3
NC
A
2
A
1
32
LCC
26
25
24
23
22
A
11
G
NC
A
E
DQ
10
A
0
DQ
13
21
14 15 16 17 18 19 20
7
DQ
1
DQ
2
V
SS
3
DQ
4
DQ
5
DQ
INPUT BUFFERS
COLUMN I/O
COLUMN DEC
SOFTWARE
DETECT
A
0
- A
13
PIN NAMES
A
0
- A
14
DQ
0
-DQ
7
E
W
Address Inputs
Data In/Out
Chip Enable
Write Enable
Output Enable
Hardware Store Busy (I/O)
Power (+ 5V)
Capacitor
Ground
A
0
A
1
A
2
A
3
A
4
A
10
G
E
W
G
HSB
V
CCX
V
CAP
V
SS
April 1999
5-43
DQ
6

相关型号