Datasheet > 存储 > DRAM> EBE11UD8AGUA-5C-E

EBE11UD8AGUA-5C-E

更新时间： 2024-01-17 08:04:17

品牌	Logo	应用领域
尔必达 - ELPIDA		存储内存集成电路动态存储器双倍数据速率
页数	文件大小	规格书
24页	196K
描述
1GB DDR2 SDRAM SO-DIMM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EBE11UD8AGUA-5C-E 技术参数

生命周期：	Obsolete	零件包装代码：	SODIMM
包装说明：	DIMM,	针数：	200
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.32.00.36	风险等级：	5.84
Is Samacsys：	N	访问模式：	DUAL BANK PAGE BURST
最长访问时间：	0.5 ns	其他特性：	AUTO/SELF REFRESH
JESD-30 代码：	R-XZMA-N200	内存密度：	8589934592 bit
内存集成电路类型：	DDR DRAM MODULE	内存宽度：	64
功能数量：	1	端口数量：	1
端子数量：	200	字数：	134217728 words
字数代码：	128000000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：
组织：	128MX64	封装主体材料：	UNSPECIFIED
封装代码：	DIMM	封装形状：	RECTANGULAR
封装形式：	MICROELECTRONIC ASSEMBLY	认证状态：	Not Qualified
自我刷新：	YES	最大供电电压 (Vsup)：	1.9 V
最小供电电压 (Vsup)：	1.7 V	标称供电电压 (Vsup)：	1.8 V
表面贴装：	NO	技术：	CMOS
温度等级：	OTHER	端子形式：	NO LEAD
端子位置：	ZIG-ZAG	Base Number Matches：	1

EBE11UD8AGUA-5C-E 数据手册

浏览型号EBE11UD8AGUA-5C-E的Datasheet PDF文件第2页

浏览型号EBE11UD8AGUA-5C-E的Datasheet PDF文件第3页

浏览型号EBE11UD8AGUA-5C-E的Datasheet PDF文件第4页

浏览型号EBE11UD8AGUA-5C-E的Datasheet PDF文件第5页

浏览型号EBE11UD8AGUA-5C-E的Datasheet PDF文件第6页

DATA SHEET

1GB DDR2 SDRAM SO-DIMM

EBE11UD8AGUA (128M words × 64 bits, 2 Ranks)

Specifications

Features

• Density: 1GB

• Organization

⎯ 128M words × 64 bits, 2 ranks

• Mounting 16 pieces of 512M bits DDR2 SDRAM

sealed in FBGA

• Double-data-rate architecture; two data transfers per

clock cycle

• The high-speed data transfer is realized by the 4 bits

prefetch pipelined architecture

• Bi-directional differential data strobe (DQS and /DQS)

is transmitted/received with data for capturing data at

the receiver

• Package: 200-pin socket type small outline dual in

line memory module (SO-DIMM)

• DQS is edge-aligned with data for READs; center-

aligned with data for WRITEs

⎯ PCB height: 30.0mm

⎯ Lead pitch: 0.6mm

⎯ Lead-free (RoHS compliant)

• Power supply: VDD = 1.8V 0.1V

• Data rate: 667Mbps/533Mbps (max.)

• Differential clock inputs (CK and /CK)

• DLL aligns DQ and DQS transitions with CK

transitions

• Commands entered on each positive CK edge; data

and data mask referenced to both edges of DQS

• Four internal banks for concurrent operation

(components)

• Data mask (DM) for write data

• Posted /CAS by programmable additive latency for

better command and data bus efficiency

• Interface: SSTL_18

• Burst lengths (BL): 4, 8

• /CAS Latency (CL): 3, 4, 5

• Precharge: auto precharge operation for each burst

access

• Off-Chip-Driver Impedance Adjustment and On-Die-

Termination for better signal quality

• /DQS can be disabled for single-ended Data Strobe

operation

• Refresh: auto-refresh, self-refresh

• Refresh cycles: 8192 cycles/64ms

⎯ Average refresh period

7.8μs at 0°C ≤ TC ≤ +85°C

3.9μs at +85°C < TC ≤ +95°C

• Operating case temperature range

⎯ TC = 0°C to +95°C

Document No. E0918E20 (Ver. 2.0)

Date Published May 2007 (K) Japan

Printed in Japan

URL: http://www.elpida.com

12 3 4 5 6 7...24

下载PDF

与EBE11UD8AGUA-5C-E相关器件

型号	品牌	描述	获取价格	数据表
EBE11UD8AGUA-6E-E	ELPIDA	1GB DDR2 SDRAM SO-DIMM	获取价格
EBE11UD8AGWA	ELPIDA	1GB Unbuffered DDR2 SDRAM DIMM	获取价格
EBE11UD8AGWA-5C-E	ELPIDA	1GB Unbuffered DDR2 SDRAM DIMM	获取价格
EBE11UD8AGWA-6E-E	ELPIDA	1GB Unbuffered DDR2 SDRAM DIMM	获取价格
EBE11UD8AHFA	ELPIDA	1GB Unbuffered DDR2 SDRAM DIMM	获取价格
EBE11UD8AHFA-8E-E	ELPIDA	1GB Unbuffered DDR2 SDRAM DIMM	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

EBE11UD8AGUA-5C-E

EBE11UD8AGUA-5C-E 技术参数

EBE11UD8AGUA-5C-E 数据手册

与EBE11UD8AGUA-5C-E相关器件

与EBE11UD8AGUA-5C-E相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EBE11UD8AGUA-5C-E

EBE11UD8AGUA-5C-E 技术参数

EBE11UD8AGUA-5C-E 数据手册

与EBE11UD8AGUA-5C-E相关器件

与EBE11UD8AGUA-5C-E相关文章

您还可以找

您在本页遇到什么问题？