B9948

更新时间： 2024-01-29 19:55:46

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		时钟
页数	文件大小	规格书
6页	103K
描述
3.3V, 160-MHz, 1:12 Clock Distribution Buffer

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

B9948 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	QFP	包装说明：	TQFP-32
针数：	32	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.88
Is Samacsys：	N	其他特性：	REQUIRES ADDITIONAL 2.5V POWER SUPPLY FOR OUTPUT CLOCK BUFFERS
系列：	9948	输入调节：	DIFFERENTIAL MUX
JESD-30 代码：	S-PQFP-G32	长度：	7 mm
逻辑集成电路类型：	LOW SKEW CLOCK DRIVER	最大I（ol）：	0.02 A
功能数量：	1	反相输出次数：
端子数量：	32	实输出次数：	12
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TQFP	封装等效代码：	TQFP32,.35SQ,32
封装形状：	SQUARE	封装形式：	FLATPACK, THIN PROFILE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	2.5/3.3,3.3 V
Prop。Delay @ Nom-Sup：	9 ns	传播延迟（tpd）：	9 ns
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.2 ns
座面最大高度：	1.2 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	INDUSTRIAL	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	7 mm
最小 fmax：	160 MHz	Base Number Matches：	1

B9948 数据手册

B9948

3.3V, 160-MHz, 1:12 Clock Distribution Buffer

Features

Description

• 160-MHz clock support

The B9948 is a low-voltage clock distribution buffer with the

capability to select either a differential LVPECL or a LVC-

MOS/LVTTL compatible input clock. The two clock sources

can be used to provide for a test clock as well as the primary

system clock. All other control inputs are LVCMOS/LVTTL

compatible. The twelve outputs are 3.3V LVCMOS or LVTTL

compatible and can drive two series terminated 50Ω transmis-

sion lines. With this capability the B9948 has an effective

fan-out of 1:24. The outputs can also be three-stated via the

three-state input TS#. Low output-to-output skews make the

B9948 an ideal clock distribution buffer for nested clock trees

in the most demanding of synchronous systems.

• LVPECL or LVCMOS/LVTTL clock input

• LVCMOS/LVTTL compatible inputs

• 12 clock outputs: drive up to 24 clock lines

• Synchronous Output Enable

• Output three-state control

• 350-ps maximum output-to-output skew

• Pin compatible with MPC948

• Industrial temp. range: –40°C to +85°C

• 32-pin TQFP package

The B9948 also provides a synchronous output enable input

for enabling or disabling the output clocks. Since this input is

internally synchronized to the input clock, potential output

glitching or runt pulse generation is eliminated.

Block Diagram

Pin Configuration

VDD

VDDC

PECL_CLK

PECL_CLK#

Q0-Q11

TCLK_SEL

TCLK

PECL_CLK

PECL_CLK#

SYNC_OE

TS#

VSS

VDDC

TCLK

TCLK_SEL

SYNC_OE

TS#

B9948 20 VSS

VDDC

VDD

VSS

Cypress Semiconductor Corporation

•

3901 North First Street

•

San Jose

•

CA 95134

•

408-943-2600

Document #: 38-07079 Rev. *D

Revised December 14, 2002

12 3 4 5 6

下载PDF

与B9948相关器件

型号	品牌	描述	获取价格	数据表
B9948CA	ETC	TWELVE DISTRIBUTED-OUTPUT CLOCK DRIVER\|TQFP\|32PIN\|PLASTIC	获取价格
B9948L	CYPRESS	2.5V/3.3V, 160-MHz, 1:12 Clock Distribution Buffer	获取价格
B9948LAA	CYPRESS	2.5V/3.3V, 160-MHz, 1:12 Clock Distribution Buffer	获取价格
B9949	CYPRESS	3.3V 160-MHz 1:15 Clock Distribution Buffer	获取价格
B9949AA	CYPRESS	Low Skew Clock Driver, 9949 Series, 15 True Output(s), 0 Inverted Output(s), PQFP52, TQFP-	获取价格
B9949CA	CYPRESS	3.3V 160-MHz 1:15 Clock Distribution Buffer	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

B9948

B9948 技术参数

B9948 数据手册

与B9948相关器件

与B9948相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

B9948

B9948 技术参数

B9948 数据手册

与B9948相关器件

与B9948相关文章

您还可以找

您在本页遇到什么问题？