B9946

更新时间： 2024-02-23 07:22:56

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		时钟
页数	文件大小	规格书
5页	60K
描述
3.3V, 160-MHz, 1:10 Clock Distribution Buffer

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

B9946 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	QFP	包装说明：	TQFP-32
针数：	32	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.92
Is Samacsys：	N	系列：	9946
输入调节：	MUX	JESD-30 代码：	S-PQFP-G32
长度：	7 mm	逻辑集成电路类型：	LOW SKEW CLOCK DRIVER
最大I（ol）：	0.02 A	功能数量：	1
反相输出次数：		端子数量：	32
实输出次数：	10	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TQFP
封装等效代码：	TQFP32,.35SQ,32	封装形状：	SQUARE
封装形式：	FLATPACK, THIN PROFILE	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	3.3 V	Prop。Delay @ Nom-Sup：	11.5 ns
传播延迟（tpd）：	11.5 ns	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.25 ns	座面最大高度：	1.2 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	3.63 V
最小供电电压 (Vsup)：	2.97 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	0.8 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	7 mm	最小 fmax：	160 MHz
Base Number Matches：	1

B9946 数据手册

B9946

3.3V, 160-MHz, 1:10 Clock Distribution Buffer

Product Features

Description

• 160-MHz Clock Support

The B9946 is a low-voltage clock distribution buffer with the

capability to select one of two LVCMOS/LVTTL compatible in-

put clocks. These clock sources can be used to provide for test

clocks as well as the primary system clocks. All other control

inputs are LVCMOS/LVTTL compatible. The 10 outputs are

3.3V LVCMOS or LVTTL compatible and can drive two series

terminated 50Ω transmission lines. With this capability the

B9946 has an effective fanout of 1:20.

• LVCMOS/LVTTL Compatible Inputs

• 10 Clock Outputs: Drive up to 20 Clock Lines

• 1X or 1/2X Configurable Outputs

• Output Three-state Control

• 250 ps Maximum Output-to-Output Skew

• Pin Compatible with MPC946

• Industrial Temp. Range: –40°C to +85°C

• 32-Pin TQFP Package

The B9946 is capable of generating 1X and 1/2X signals from

a 1X source. These signals are generated and retimed inter-

nally to ensure minimal skew between the 1X and 1/2X sig-

nals. SEL(A:C) inputs allow flexibility in selecting the ratio of

1X to1/2X outputs.

The B9946 outputs can also be three-stated via MR/OE# in-

put. When MR/OE# is set HIGH, it resets the internal flip-flops

and three-states the outputs.

Pin Configuration

Block Diagram

TCLK_SEL

TCLK0

TCLK1

TCLK_SEL

VDD

VSS

QB0

VDDC

QB1

QA0:2

QB0:2

TCLK0

TCLK1

DSELA

DSELB

DSELC

VSS

DSELA

DSELB

B9946 20 VSS

QB2

VDDC

QC0:3

DSELC

MR/OE#

Cypress Semiconductor Corporation

•

3901 North First Street

•

San Jose

•

CA 95134

•

408-943-2600

Document #: 38-07077 Rev. *C

Revised December 22, 2002

12 3 4 5

下载PDF

与B9946相关器件

型号	品牌	描述	获取价格	数据表
B9946CA	CYPRESS	3.3V, 160-MHz, 1:10 Clock Distribution Buffer	获取价格
B9947	CYPRESS	3.3V, 160-MHz, 1:9 Clock Distribution Buffer	获取价格
B9947CA	CYPRESS	3.3V, 160-MHz, 1:9 Clock Distribution Buffer	获取价格
B9948	CYPRESS	3.3V, 160-MHz, 1:12 Clock Distribution Buffer	获取价格
B9948CA	ETC	TWELVE DISTRIBUTED-OUTPUT CLOCK DRIVER\|TQFP\|32PIN\|PLASTIC	获取价格
B9948L	CYPRESS	2.5V/3.3V, 160-MHz, 1:12 Clock Distribution Buffer	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

B9946

B9946 技术参数

B9946 数据手册

与B9946相关器件

与B9946相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

B9946

B9946 技术参数

B9946 数据手册

与B9946相关器件

与B9946相关文章

您还可以找

您在本页遇到什么问题？