5秒后页面跳转
5962-8984106LX PDF预览

5962-8984106LX

更新时间: 2024-02-08 21:57:02
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 闪存可编程逻辑器件输入元件异步传输模式ATM时钟
页数 文件大小 规格书
13页 350K
描述
Flash-erasable Reprogrammable CMOS PAL Device

5962-8984106LX 技术参数

生命周期:Obsolete零件包装代码:DIP
包装说明:DIP,针数:24
Reach Compliance Code:unknownECCN代码:3A001.A.2.C
HTS代码:8542.39.00.01风险等级:5.05
Is Samacsys:N其他特性:10 MACROCELLS; 1 EXTERNAL CLOCK; REGISTER PRELOAD; POWER-UP RESET; SHARED INPUT/CLOCK
最大时钟频率:90 MHzJESD-30 代码:R-GDIP-T24
长度:32 mm专用输入次数:11
I/O 线路数量:10端子数量:24
最高工作温度:125 °C最低工作温度:-55 °C
组织:11 DEDICATED INPUTS, 10 I/O输出函数:MACROCELL
封装主体材料:CERAMIC, GLASS-SEALED封装代码:DIP
封装形状:RECTANGULAR封装形式:IN-LINE
可编程逻辑类型:FLASH PLD传播延迟:10 ns
认证状态:Not Qualified筛选级别:MIL-STD-883
座面最大高度:5.08 mm最大供电电压:5.5 V
最小供电电压:4.5 V标称供电电压:5 V
表面贴装:NO技术:CMOS
温度等级:MILITARY端子形式:THROUGH-HOLE
端子节距:2.54 mm端子位置:DUAL
宽度:7.62 mmBase Number Matches:1

5962-8984106LX 数据手册

 浏览型号5962-8984106LX的Datasheet PDF文件第2页浏览型号5962-8984106LX的Datasheet PDF文件第3页浏览型号5962-8984106LX的Datasheet PDF文件第4页浏览型号5962-8984106LX的Datasheet PDF文件第5页浏览型号5962-8984106LX的Datasheet PDF文件第6页浏览型号5962-8984106LX的Datasheet PDF文件第7页 
PALCE22V10 is  
a replacement device for  
PALC22V10, PALC22V10B, and PALC22V10D.  
USE ULTRA37000TM FOR  
ALL NEW DESIGNS  
PALCE22V10  
Flash-erasable Reprogrammable  
CMOS PAL® Device  
• DIP, LCC, and PLCC available  
Features  
— 5 ns commercial version  
4 ns tCO  
Low power  
— 90 mA max. commercial (10 ns)  
— 130 mA max. commercial (5 ns)  
3 ns tS  
5 ns tPD  
181-MHz state machine  
• CMOS Flash EPROM technology for electrical erasabil-  
ity and reprogrammability  
— 10 ns military and industrial versions  
7 ns tCO  
6 ns tS  
• Variable product terms  
10 ns tPD  
110-MHz state machine  
— 2 ×(8 through 16) product terms  
• User-programmable macrocell  
— Output polarity control  
— 15-ns commercial, industrial, and military versions  
— 25-ns commercial, industrial, and military versions  
• High reliability  
— Individually selectable for registered or combina-  
torial operation  
— Proven Flash EPROM technology  
• Up to 22 input terms and 10 outputs  
— 100% programming and functional testing  
Logic Block Diagram (PDIP/CDIP)  
V
I
I
I
I
I
I
I
I
I
I
CP/I  
1
SS  
12  
11  
10  
9
8
7
6
5
4
3
2
PROGRAMMABLE  
AND ARRAY  
(132 X 44)  
8
10  
12  
14  
16  
16  
14  
12  
10  
8
Reset  
Macrocell  
Macrocell  
Macrocell  
Macrocell  
Macrocell  
Macrocell  
Macrocell  
Macrocell  
Macrocell  
Macrocell  
Preset  
13  
I
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
I/O  
9
I/O  
8
I/O  
7
I/O  
6
I/O  
5
I/O  
4
I/O  
3
I/O  
2
I/O  
1
I/O  
0
V
CC  
PLCC  
Top View  
LCC  
Top View  
Pin Configuration  
4
3
2
1
2827 26  
25  
4
3 2 1 282726  
I
I
I
5
6
7
8
9
10  
11  
25 I/O  
24 I/O  
23 I/O  
2
3
4
5
6
7
8
9
10  
11  
I
I
I/O  
I/O  
I/O  
2
3
4
24  
23  
22  
21  
20  
19  
I
NC  
I
I
I
22  
NC  
I
I
I
N/C  
N/C  
21 I/O  
20 I/O  
19 I/O  
5
6
7
I/O  
I/O  
I/O  
5
6
7
121314 1516 1718  
12131415161718  
Cypress Semiconductor Corporation  
Document #: 38-03027 Rev. *B  
3901 North First Street  
San Jose, CA 95134  
408-943-2600  
Revised April 9, 2004  

与5962-8984106LX相关器件

型号 品牌 描述 获取价格 数据表
5962-89841073A ETC Electrically-Erasable PLD

获取价格

5962-8984107KA ETC Electrically-Erasable PLD

获取价格

5962-8984107LA ETC Electrically-Erasable PLD

获取价格

5962-89841083A ETC Electrically-Erasable PLD

获取价格

5962-8984108KA ETC Electrically-Erasable PLD

获取价格

5962-8984108LA ETC Electrically-Erasable PLD

获取价格