ADCLK846BCPZ

更新时间： 2024-01-23 18:23:58

品牌	Logo	应用领域
亚德诺 - ADI		时钟驱动器逻辑集成电路 PC
页数	文件大小	规格书
16页	518K
描述
1.8 V, 6 LVDS/12 CMOS Outputs Low Power Clock Fanout Buffer

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ADCLK846BCPZ 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFN
包装说明：	HVQCCN,	针数：	24
Reach Compliance Code：	unknown	风险等级：	5.75
Is Samacsys：	N	系列：	6B
输入调节：	DIFFERENTIAL MUX	JESD-30 代码：	S-XQCC-N24
JESD-609代码：	e3	长度：	4 mm
逻辑集成电路类型：	LOW SKEW CLOCK DRIVER	湿度敏感等级：	NOT APPLICABLE
功能数量：	1	反相输出次数：
端子数量：	24	实输出次数：	6
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	封装主体材料：	UNSPECIFIED
封装代码：	HVQCCN	封装形状：	SQUARE
封装形式：	CHIP CARRIER	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	2.7 ns	认证状态：	COMMERCIAL
Same Edge Skew-Max（tskwd）：	0.39 ns	座面最大高度：	1 mm
最大供电电压 (Vsup)：	1.89 V	最小供电电压 (Vsup)：	1.71 V
标称供电电压 (Vsup)：	1.8 V	表面贴装：	YES
温度等级：	INDUSTRIAL	端子面层：	MATTE TIN
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	40
宽度：	4 mm	最小 fmax：	1200 MHz
Base Number Matches：	1

ADCLK846BCPZ 数据手册

1.8 V, 6 LVDS/12 CMOS Outputs

Low Power Clock Fanout Buffer

ADCLK846

FUNCTIONAL BLOCK DIAGRAM

FEATURES

Selectable LVDS/CMOS outputs

Up to 6 LVDS (1.2 GHz) or 12 CMOS (250 MHz) outputs

<16 mW per channel (100 MHz operation)

54 fs integrated jitter (12 kHz to 20 MHz)

100 fs additive broadband jitter

2.0 ns propagation delay (LVDS)

135 ps output rise/fall (LVDS)

LVDS/CMOS

ADCLK846

OUT0 (OUT0A)

OUT0 (OUT0B)

REF

OUT1 (OUT1A)

CLK

OUT1 (OUT1B)

CLK

CTRL_A

65 ps output-to-output skew (LVDS)

Sleep mode

LVDS/CMOS

OUT2 (OUT2A)

OUT2 (OUT2B)

Pin-programmable control

1.8 V power supply

OUT3 (OUT3A)

OUT3 (OUT3B)

APPLICATIONS

Low jitter clock distribution

Clock and data signal restoration

Level translation

Wireless communications

Wired communications

OUT4 (OUT4A)

OUT4 (OUT4B)

CTRL_B

SLEEP

OUT5 (OUT5A)

OUT5 (OUT5B)

Medical and industrial imaging

ATE and high performance instrumentation

Figure 1.

GENERAL DESCRIPTION

The ADCLK846 is a 1.2 GHz/250 MHz, LVDS/CMOS, fanout

buffer optimized for low jitter and low power operation. Possible

configurations range from 6 LVDS to 12 CMOS outputs,

including combinations of LVDS and CMOS outputs. Two

control lines are used to determine whether fixed blocks of

outputs are LVDS or CMOS outputs.

The clock input accepts various types of single-ended and

differential logic levels including LVPECL, LVDS, HSTL, CML,

and CMOS.

Table 8 provides interface options for each type of connection.

The SLEEP pin enables a sleep mode to power down the device.

This device is available in a 24-pin LFCSP package. It is specified

for operation over the standard industrial temperature range of

−40°C to +85°C.

Rev. A

Information furnished by Analog Devices is believed to be accurate and reliable. However, no

responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other

rights of third parties that may result from its use. Specifications subject to change without notice. No

license is granted by implication or otherwise under any patent or patent rights of Analog Devices.

Trademarks and registeredtrademarks arethe property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.

Tel: 781.329.4700

Fax: 781.461.3113

www.analog.com

12 3 4 5 6 7...16

下载PDF

与ADCLK846BCPZ相关器件

型号	品牌	描述	获取价格	数据表
ADCLK846BCPZ-REEL7	ADI	1.8 V, 6 LVDS/12 CMOS Outputs Low Power Clock Fanout Buffer	获取价格
ADCLK854	ADI	1.8 V, 12-LVDS/24-CMOS Output, Low Power Clock Fanout Buffer	获取价格
ADCLK854/PCBZ	ADI	1.8 V, 12-LVDS/24-CMOS Output, Low Power Clock Fanout Buffer	获取价格
ADCLK854BCPZ	ADI	1.8 V, 12-LVDS/24-CMOS Output, Low Power Clock Fanout Buffer	获取价格
ADCLK854BCPZ-REEL7	ADI	1.8 V, 12-LVDS/24-CMOS Output, Low Power Clock Fanout Buffer	获取价格
ADCLK905	ADI	Ultrafast SiGe ECL Clock/Data Buffers	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

ADCLK846BCPZ

ADCLK846BCPZ 技术参数

ADCLK846BCPZ 数据手册

与ADCLK846BCPZ相关器件

与ADCLK846BCPZ相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ADCLK846BCPZ

ADCLK846BCPZ 技术参数

ADCLK846BCPZ 数据手册

与ADCLK846BCPZ相关器件

与ADCLK846BCPZ相关文章

您还可以找

您在本页遇到什么问题？