Datasheet > 874S02BMILF

874S02BMILF

更新时间： 2024-11-06 01:13:47

品牌	Logo	应用领域
艾迪悌 - IDT		/
页数	文件大小	规格书
17页	401K
描述
1:1 Differential-to-LVDS Zero Delay Clock Generator

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

874S02BMILF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	SOIC
包装说明：	SOIC-20	针数：	20
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.75
JESD-609代码：	e3	湿度敏感等级：	1
端子面层：	Matte Tin (Sn) - annealed	Base Number Matches：	1

874S02BMILF 数据手册

1:1 Differential-to-LVDS Zero Delay

Clock Generator

874S02I

Data Sheet

General Description

Features

The 874S02I is a highly versatile 1:1 Differential- to-LVDS Clock

Generator and a member of the family of High Performance Clock

Solutions from IDT. The 874S02I has a fully integrated PLL and

can be configured as a zero delay buffer, multiplier or divider, and

has an output frequency range of 62.5MHz to 1GHz. The

reference divider, feedback divider and output divider are each

programmable, thereby allowing for the following output-to-input

frequency ratios: 8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8. The external

feedback allows the device to achieve “zero delay” between the

input clock and the output clocks. The PLL_SEL pin can be used

to bypass the PLL for system test and debug purposes. In bypass

mode, the reference clock is routed around the PLL and into the

internal output dividers.

• One differential LVDS output pair and

one differential feedback output pair

• One differential clock input pair

• CLK/nCLK can accept the following differential input levels:

LVPECL, LVDS, LVHSTL, SSTL

• Input frequency range: 62.5MHz to 1GHz

• Output frequency range: 62.5MHz to 1GHz

• VCO range: 500MHz - 1GHz

• External feedback for "zero delay" clock regeneration with

configurable frequencies

• Programmable dividers allow for the following output-to-input

frequency ratios: 8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8

• Cycle-to-cycle jitter: 35ps (maximum)

• Static phase offset: 100ps

• Full 3.3V supply mode

• -40°C to 85°C ambient operating temperature

• Available in lead-free packages

Block Diagram

Pin Assignment

Pullup

CLK

nCLK

20 SEL1

PLL_SEL

SEL0

÷1, ÷2, ÷4, ÷8,

V^DD

÷16, ÷32, ÷64

nFB_IN

17 PLL_SEL

nQFB

FB_IN

SEL2

V^DDO

V^DDA

SEL3

GND

Pulldown

CLK

nCLK

Pullup

nQFB

QFB

GND

PLL

12 nQ

V^DDO

8:1, 4:1, 2:1, 1:1,

1:2, 1:4, 1:8

Pulldown

Pullup

874S02I

FB_IN

nFB_IN

20-Lead SOIC

7.5mm x 12.8mm x 2.3mm package body

M Package

Top View

Pulldown

SEL0

SEL1

SEL2

SEL3

January 26, 2016

12 3 4 5 6 7...17

中文翻译

下载PDF

874S02BMILF 替代型号

型号	品牌	替代类型	描述	数据表
874S02BMILFT	IDT	完全替代	1:1 Differential-to-LVDS Zero Delay Clock Generator
ICS874S02BMI	IDT	完全替代	PLL Based Clock Driver, 874S Series, 1 True Output(s), 0 Inverted Output(s), PDSO20, 7.50

与874S02BMILF相关器件

型号	品牌	获取价格	描述	数据表
874S02BMILFT	IDT	获取价格	1:1 Differential-to-LVDS Zero Delay Clock Generator
874S02BMIT	IDT	获取价格	PLL Based Clock Driver, 874S Series, 1 True Output(s), 0 Inverted Output(s), PDSO20, 7.50
874S02I	IDT	获取价格	1:1 Differential-to-LVDS Zero Delay Clock Generator
874S336AGLF	IDT	获取价格	Clock Driver, 874S Series, 1 True Output(s), 0 Inverted Output(s), PDSO24, 4.40 X 7.80 MM,
874S336AGLFT	IDT	获取价格	Clock Driver, 874S Series, 1 True Output(s), 0 Inverted Output(s), PDSO24, 4.40 X 7.80 MM,
875	LITTELFUSE	获取价格	Axial Lead & Cartridge Fuses
87-5	APITECH	获取价格	Fixed Attenuator, 0MHz Min, 32000MHz Max
87-5.5	APITECH	获取价格	0MHz - 32000MHz RF/MICROWAVE FIXED ATTENUATOR
87-5000A-0C	ETC	获取价格	Signal Conditioner
87-5000A-0L	ETC	获取价格	Signal Conditioner

与874S02BMILF相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

13
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

9
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

35
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

874S02BMILF

874S02BMILF 技术参数

874S02BMILF 数据手册

874S02BMILF 替代型号

与874S02BMILF相关器件

与874S02BMILF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

874S02BMILF

874S02BMILF 技术参数

874S02BMILF 数据手册

874S02BMILF 替代型号

与874S02BMILF相关器件

与874S02BMILF相关文章

您还可以找

您在本页遇到什么问题？