5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> 8512801SA
8512801SA PDF预览

8512801SA

更新时间： 2024-11-25 21:54:31
品牌 Logo 应用领域
德州仪器 - TI 锁存器逻辑集成电路输出元件驱动
页数 文件大小 规格书
16页 486K
描述
OCTAL TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS

阅读下载

中文翻译

获取价格

8512801SA 技术参数

是否无铅： 不含铅是否Rohs认证： 不符合
生命周期：Active零件包装代码：DFP
包装说明：DFP, FL20,.3针数：20
Reach Compliance Code：not_compliantHTS代码：8542.39.00.01
Factory Lead Time：6 weeks风险等级：5.39
其他特性：BROADSIDE VERSION OF 373系列：HC/UH
JESD-30 代码：R-GDFP-F20JESD-609代码：e0
长度：13.09 mm负载电容（CL）：50 pF
逻辑集成电路类型：BUS DRIVER最大I（ol）：0.0078 A
位数：8功能数量：1
端口数量：2端子数量：20
最高工作温度：125 °C最低工作温度：-55 °C
输出特性：3-STATE输出极性：TRUE
封装主体材料：CERAMIC, GLASS-SEALED封装代码：DFP
封装等效代码：FL20,.3封装形状：RECTANGULAR
封装形式：FLATPACK包装方法：TUBE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：2/6 V
最大电源电流（ICC）：0.16 mAProp。Delay @ Nom-Sup：53 ns
传播延迟（tpd）：335 ns认证状态：Qualified
筛选级别：MIL-STD-883座面最大高度：2.45 mm
子类别：Bus Driver/Transceiver最大供电电压 (Vsup)：6 V
最小供电电压 (Vsup)：2 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：MILITARY端子面层：Tin/Lead (Sn/Pb)
端子形式：FLAT端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：6.92 mm

8512801SA 数据手册

 浏览型号8512801SA的Datasheet PDF文件第2页浏览型号8512801SA的Datasheet PDF文件第3页浏览型号8512801SA的Datasheet PDF文件第4页浏览型号8512801SA的Datasheet PDF文件第5页浏览型号8512801SA的Datasheet PDF文件第6页浏览型号8512801SA的Datasheet PDF文件第7页 
ꢀꢁ ꢂꢃ ꢄꢅ ꢂ ꢆꢇ ꢈ ꢉ ꢀꢁꢆ ꢃꢄ ꢅꢂ ꢆꢇ ꢈ  
ꢊ ꢅꢋꢈꢌ ꢋ ꢍꢈꢁꢀ ꢎꢈꢍꢏ ꢁꢋ ꢐꢑꢋ ꢒꢎ ꢏ ꢌꢈꢋꢅ ꢄ ꢏꢀ  
ꢓ ꢔꢋ ꢄ ꢇ ꢑꢀꢋꢈꢋ ꢏ ꢊ ꢕꢋ ꢎꢕ ꢋꢀ  
SCLS147E − DECEMBER 1982 − REVISED SEPTEMBER 2003  
D
D
D
Wide Operating Voltage Range of 2 V to 6 V  
D
Typical t = 21 ns  
pd  
High-Current 3-State Outputs Drive Bus  
Lines Directly or Up To 15 LSTTL Loads  
D
D
D
6-mA Output Drive at 5 V  
Low Input Current of 1 µA Max  
Bus-Structured Pinout  
Low Power Consumption, 80-µA Max I  
CC  
SN54HC573A . . . J OR W PACKAGE  
SN74HC573A . . . DB, DW, N, OR PW PACKAGE  
(TOP VIEW)  
SN54HC573A . . . FK PACKAGE  
(TOP VIEW)  
OE  
1D  
2D  
3D  
4D  
5D  
6D  
7D  
8D  
V
CC  
1Q  
2Q  
1
2
3
4
5
6
7
8
9
20  
19  
18  
3
2
1
20 19  
18  
2Q  
3Q  
4Q  
5Q  
6Q  
3D  
4D  
5D  
6D  
7D  
4
5
6
7
8
17  
16  
15  
14  
17 3Q  
16 4Q  
15 5Q  
14 6Q  
13 7Q  
12 8Q  
11 LE  
9 10 11 12 13  
GND 10  
description/ordering information  
These octal transparent D-type latches feature 3-state outputs designed specifically for driving highly capacitive  
or relatively low-impedance loads. They are particularly suitable for implementing buffer registers, I/O ports,  
bidirectional bus drivers, and working registers.  
While the latch-enable (LE) input is high, the Q outputs respond to the data (D) inputs. When LE is low, the  
outputs are latched to retain the data that was set up.  
A buffered output-enable (OE) input can be used to place the eight outputs in either a normal logic state (high  
or low logic levels) or the high-impedance state. In the high-impedance state, the outputs neither load nor drive  
the bus lines significantly. The high-impedance state and increased drive provide the capability to drive bus lines  
without interface or pullup components.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
PDIP − N  
Tube of 25  
Tube of 40  
Reel of 2500  
Reel of 2000  
Reel of 2000  
Reel of 250  
Tube of 25  
Tube of 150  
Tube of 55  
SN74HC573AN  
SN74HC573AN  
SN74HC573ADW  
SN74HC573ADWR  
SN74HC573ADBR  
SN74HC573APWR  
SN74HC573APWT  
SNJ54HC573AJ  
SOIC − DW  
SSOP − DB  
HC573A  
HC573A  
−40°C to 85°C  
TSSOP − PW  
HC573A  
CDIP − J  
CFP − W  
LCCC − FK  
SNJ54HC573AJ  
SNJ54HC573AW  
SNJ54HC573AFK  
−55°C to 125°C  
SNJ54HC573AW  
SNJ54HC573AFK  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design  
guidelines are available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
ꢎ
ꢎ
ꢍ
ꢊ
ꢥ
ꢐ
ꢠ
ꢜ
ꢕ
ꢅ
ꢞ
ꢋ
ꢟ
ꢩ
ꢔ
ꢙ
ꢊ
ꢗ
ꢚ
ꢁ
ꢘ
ꢐ
ꢈ
ꢋ
ꢈ
ꢖ
ꢗ
ꢡ
ꢠ
ꢘ
ꢙ
ꢟ
ꢟ
ꢚ
ꢛ
ꢜ
ꢜ
ꢗ
ꢝ
ꢝ
ꢖ
ꢖ
ꢢ
ꢙ
ꢙ
ꢚ
ꢗ
ꢗ
ꢙ
ꢖ
ꢞ
ꢞ
ꢢ
ꢞ
ꢟ
ꢠ
ꢚ
ꢚ
ꢡ
ꢡ
ꢗ
ꢝ
ꢜ
ꢛ
ꢞ
ꢞ
ꢞ
ꢗ
ꢙ
ꢘ
ꢢ
ꢠ
ꢣ
ꢞ
ꢞ
ꢤ
ꢖ
ꢟ
ꢜ
ꢞ
ꢝ
ꢖ
ꢝ
ꢪ
ꢙ
ꢚ
ꢗ
ꢠ
ꢥ
ꢜ
ꢗ
ꢥ
ꢝ
ꢝ
ꢡ
ꢞ
ꢡ
ꢦ
Copyright 2003, Texas Instruments Incorporated  
ꢊ ꢗ ꢢ ꢚ ꢙꢥ ꢠꢟ ꢝꢞ ꢟꢙ ꢛꢢ ꢤꢖ ꢜꢗ ꢝ ꢝꢙ ꢬꢔ ꢌꢑ ꢎꢍ ꢭ ꢑꢇꢮꢂ ꢇꢂꢉ ꢜꢤꢤ ꢢꢜ ꢚ ꢜ ꢛꢡ ꢝꢡꢚ ꢞ ꢜ ꢚ ꢡ ꢝꢡ ꢞꢝꢡ ꢥ  
ꢚ
ꢙ
ꢟ
ꢝ
ꢙ
ꢚ
ꢛ
ꢝ
ꢙ
ꢞ
ꢢ
ꢖ
ꢘ
ꢖ
ꢟ
ꢡ
ꢚ
ꢝ
ꢧ
ꢝ
ꢡ
ꢚ
ꢙ
ꢘ
ꢋ
ꢡ
ꢨ
ꢜ
ꢔ
ꢗ
ꢛ
ꢡ
ꢞ
ꢝ
ꢜ
ꢗ
ꢥ
ꢚ
ꢥ
ꢜ
ꢝ ꢡ ꢞ ꢝꢖ ꢗꢫ ꢙꢘ ꢜ ꢤꢤ ꢢꢜ ꢚ ꢜ ꢛ ꢡ ꢝ ꢡ ꢚ ꢞ ꢦ  
ꢚ
ꢜ
ꢗ
ꢝ
ꢪ
ꢦ
ꢎ
ꢚ
ꢙ
ꢥ
ꢝ
ꢖ
ꢙ
ꢟ
ꢡ
ꢞ
ꢖ
ꢗ
ꢫ
ꢥ
ꢙ
ꢡ
ꢙ
ꢝ
ꢗ
ꢡ
ꢟ
ꢡ
ꢞ
ꢜ
ꢚ
ꢖ
ꢤ
ꢖ
ꢗ
ꢟ
ꢤ
ꢠ
ꢠ ꢗꢤ ꢡꢞꢞ ꢙ ꢝꢧꢡ ꢚ ꢩꢖ ꢞꢡ ꢗ ꢙꢝꢡ ꢥꢦ ꢊ ꢗ ꢜꢤ ꢤ ꢙ ꢝꢧꢡ ꢚ ꢢꢚ ꢙ ꢥꢠꢟ ꢝꢞ ꢉ ꢢꢚ ꢙ ꢥꢠꢟ ꢝꢖꢙ ꢗ  
ꢫ
ꢢ
ꢚ
ꢙ
ꢟ
ꢡ
ꢞ
ꢞ
ꢖ
ꢗ
ꢫ
ꢥ
ꢙ
ꢡ
ꢞ
ꢗ
ꢙ
ꢝ
ꢗ
ꢡ
ꢟ
ꢡ
ꢞ
ꢞ
ꢜ
ꢚ
ꢖ
ꢤ
ꢪ
ꢖ
ꢗ
ꢟ
ꢤ
ꢠ
ꢥ
ꢡ
ꢝ
ꢡ
ꢞ
ꢝ
ꢖ
ꢗ
ꢙ
ꢘ
ꢜ
ꢤ
ꢤ
ꢢ
ꢜ
ꢚ
ꢜ
ꢛ
ꢡ
ꢝ
ꢡ
ꢚ
ꢞ
ꢦ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...16

中文翻译

下载PDF

8512801SA 替代型号

型号 品牌 替代类型 描述 数据表
SNJ54HC573AW TI

完全替代

 OCTAL TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS
5962-8512801VSA TI

完全替代

 OCTAL TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS

与8512801SA相关器件

型号 品牌 获取价格 描述 数据表
8512801SX ETC

获取价格

 		8-Bit D-Type Latch
85130012A TI

获取价格

 		OCTAL BUFFERS AND LINE DRIVERS WITH 3-STATE OUTPUTS
85130012C ETC

获取价格

 		Dual 4-Bit Non-Inverting Buffer/Driver
85130012X ETC

获取价格

 		Dual 4-Bit Non-Inverting Buffer/Driver
8513001RA TI

获取价格

 		OCTAL BUFFERS AND LINE DRIVERS WITH 3-STATE OUTPUTS
8513001RX ETC

获取价格

 		Dual 4-Bit Non-Inverting Buffer/Driver
851-3-12 WINCHESTER

获取价格

 		PCB Terminal,
851-33-12 WINCHESTER

获取价格

 		PCB Terminal,
851-34-12 WINCHESTER

获取价格

 		PCB Terminal,
851-35-12 WINCHESTER

获取价格

 		PCB Terminal,

与8512801SA相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证