5秒后页面跳转
捷配首页

Datasheet > 84088012A
84088012A PDF预览

84088012A

更新时间： 2024-11-26 08:09:23
品牌 Logo 应用领域
德州仪器 - TI 触发器逻辑集成电路
页数 文件大小 规格书
13页 430K
描述
DUAL J-NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET

阅读下载

中文翻译

获取价格

84088012A 技术参数

生命周期：Active零件包装代码：QLCC
包装说明：QCCN, LCC20,.35SQ针数：20
Reach Compliance Code：not_compliantECCN代码：EAR99
HTS代码：8542.39.00.01Factory Lead Time：1 week
风险等级：5.44系列：HC/UH
JESD-30 代码：S-CQCC-N20长度：8.89 mm
负载电容（CL）：50 pF逻辑集成电路类型：J-K FLIP-FLOP
最大频率@ Nom-Sup：17000000 Hz最大I（ol）：-0.004 A
位数：2功能数量：2
端子数量：20最高工作温度：125 °C
最低工作温度：-55 °C输出极性：COMPLEMENTARY
封装主体材料：CERAMIC, METAL-SEALED COFIRED封装代码：QCCN
封装等效代码：LCC20,.35SQ封装形状：SQUARE
封装形式：CHIP CARRIER包装方法：TUBE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：2/6 V
最大电源电流（ICC）：0.04 mAProp。Delay @ Nom-Sup：41 ns
传播延迟（tpd）：185 ns认证状态：Qualified
施密特触发器：No筛选级别：MIL-STD-883
座面最大高度：2.03 mm子类别：FF/Latch
最大供电电压 (Vsup)：6 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：CMOS温度等级：MILITARY
端子形式：NO LEAD端子节距：1.27 mm
端子位置：QUAD处于峰值回流温度下的最长时间：NOT SPECIFIED
触发器类型：NEGATIVE EDGE宽度：8.89 mm
最小 fmax：20 MHzBase Number Matches：1

84088012A 数据手册

 浏览型号84088012A的Datasheet PDF文件第2页浏览型号84088012A的Datasheet PDF文件第3页浏览型号84088012A的Datasheet PDF文件第4页浏览型号84088012A的Datasheet PDF文件第5页浏览型号84088012A的Datasheet PDF文件第6页浏览型号84088012A的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢄꢅ ꢆꢆ ꢇ ꢈ ꢀ ꢁꢉ ꢃꢄ ꢅꢆꢆꢇ  
ꢊꢋꢌ ꢍ ꢎ ꢏꢐ ꢁꢑ ꢒꢌꢓ ꢔꢕ ꢑꢏꢑꢊꢒ ꢑꢏ ꢓꢖꢔ ꢒ ꢒ ꢑꢖꢑ ꢊ ꢗ ꢍꢔ ꢘ ꢏꢗ ꢍꢙ ꢘꢀ  
ꢚ ꢔꢓ ꢄ ꢅꢍ ꢑꢌꢖ ꢌꢁꢊ ꢘ ꢖꢑ ꢀ ꢑꢓ  
SCLS099F − DECEMBER 1982 − REVISED SEPTEMBER 2003  
SN54HC112 . . . J OR W PACKAGE  
SN74HC112 . . . D OR N PACKAGE  
(TOP VIEW)  
D
D
D
D
D
D
Wide Operating Voltage Range of 2 V to 6 V  
Outputs Can Drive Up To 10 LSTTL Loads  
Low Power Consumption, 40-µA Max I  
CC  
1CLK  
1K  
V
CC  
1
2
3
4
5
6
7
8
16  
15  
14  
13  
Typical t = 13 ns  
pd  
4-mA Output Drive at 5 V  
1CLR  
2CLR  
2CLK  
1J  
Low Input Current of 1 µA Max  
1PRE  
1Q  
12 2K  
description/ordering information  
11  
10  
9
1Q  
2J  
2Q  
2PRE  
2Q  
The ’HC112 devices contain two independent J-K  
negative-edge-triggered flip-flops. A low level at  
the preset (PRE) or clear (CLR) inputs sets or  
resets the outputs, regardless of the levels of the  
other inputs. When PRE and CLR are inactive  
(high), data at the J and K inputs meeting the  
setup time requirements are transferred to the  
outputs on the negative-going edge of the clock  
(CLK) pulse. Clock triggering occurs at a voltage  
level and is not directly related to the fall time of the  
CLK pulse. Following the hold-time interval, data  
at the J and K inputs may be changed without  
affecting the levels at the outputs. These versatile  
flip-flops perform as toggle flip-flops by tying J and  
K high.  
GND  
SN54HC112 . . . FK PACKAGE  
(TOP VIEW)  
3
2
1
20 19  
18  
2CLR  
2CLK  
NC  
1J  
1PRE  
NC  
4
5
6
7
8
17  
16  
15 2K  
14  
9 10 11 12 13  
1Q  
2J  
1Q  
NC − No internal connection  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
PDIP − N  
SOIC − D  
Tube of 25  
Tube of 40  
Reel of 2500  
Reel of 250  
Tube of 25  
Tube of 150  
Tube of 55  
SN74HC112N  
SN74HC112N  
SN74HC112D  
−40°C to 85°C  
SN74HC112DR  
SN74HC112DT  
SNJ54HC112J  
SNJ54HC112W  
SNJ54HC112FK  
HC112  
CDIP − J  
CFP − W  
LCCC − FK  
SNJ54HC112J  
−55°C to 125°C  
SNJ54HC112W  
SNJ54HC112FK  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are  
available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
ꢘ
ꢘ
ꢖ
ꢙ
ꢪ
ꢊ
ꢥ
ꢡ
ꢋ
ꢅ
ꢣ
ꢓ
ꢤ
ꢮ
ꢔ
ꢞ
ꢙ
ꢜ
ꢟ
ꢁ
ꢝ
ꢊ
ꢌ
ꢓ
ꢌ
ꢛ
ꢜ
ꢦ
ꢥ
ꢝ
ꢞ
ꢤ
ꢤ
ꢟ
ꢠ
ꢡ
ꢡ
ꢜ
ꢢ
ꢢ
ꢛ
ꢛ
ꢧ
ꢞ
ꢞ
ꢟ
ꢜ
ꢜ
ꢞ
ꢛ
ꢣ
ꢣ
ꢧ
ꢣ
ꢤ
ꢥ
ꢟ
ꢟ
ꢦ
ꢦ
ꢜ
ꢢ
ꢡ
ꢠ
ꢣ
ꢣ
ꢣ
ꢜ
ꢞ
ꢝ
ꢧ
ꢥ
ꢨ
ꢣ
ꢣ
ꢩ
ꢛ
ꢤ
ꢡ
ꢣ
ꢢ
ꢛ
ꢢ
ꢯ
ꢞ
ꢟ
ꢜ
ꢥ
ꢪ
ꢡ
ꢜ
ꢪ
ꢢ
ꢢ
ꢦ
ꢣ
ꢦ
ꢫ
Copyright 2003, Texas Instruments Incorporated  
ꢙ ꢜ ꢧ ꢟ ꢞꢪ ꢥꢤ ꢢꢣ ꢤꢞ ꢠꢧ ꢩꢛ ꢡꢜ ꢢ ꢢꢞ ꢱꢔ ꢍꢏ ꢘꢖ ꢗ ꢏꢲꢳꢂ ꢲꢂꢈ ꢡꢩꢩ ꢧꢡ ꢟ ꢡ ꢠꢦ ꢢꢦꢟ ꢣ ꢡ ꢟ ꢦ ꢢꢦ ꢣꢢꢦ ꢪ  
ꢟ
ꢞ
ꢤ
ꢢ
ꢞ
ꢟ
ꢠ
ꢢ
ꢞ
ꢣ
ꢧ
ꢛ
ꢝ
ꢛ
ꢤ
ꢦ
ꢟ
ꢢ
ꢬ
ꢢ
ꢦ
ꢟ
ꢞ
ꢝ
ꢓ
ꢦ
ꢭ
ꢡ
ꢔ
ꢜ
ꢠ
ꢦ
ꢣ
ꢢ
ꢡ
ꢜ
ꢪ
ꢟ
ꢪ
ꢡ
ꢢ ꢦ ꢣ ꢢꢛ ꢜꢰ ꢞꢝ ꢡ ꢩꢩ ꢧꢡ ꢟ ꢡ ꢠ ꢦ ꢢ ꢦ ꢟ ꢣ ꢫ  
ꢟ
ꢡ
ꢜ
ꢢ
ꢯ
ꢫ
ꢘ
ꢟ
ꢞ
ꢪ
ꢢ
ꢛ
ꢞ
ꢤ
ꢦ
ꢣ
ꢛ
ꢜ
ꢰ
ꢪ
ꢞ
ꢦ
ꢞ
ꢢ
ꢜ
ꢦ
ꢤ
ꢦ
ꢣ
ꢡ
ꢟ
ꢛ
ꢩ
ꢛ
ꢜ
ꢤ
ꢩ
ꢥ
ꢥ ꢜꢩ ꢦꢣꢣ ꢞ ꢢꢬꢦ ꢟ ꢮꢛ ꢣꢦ ꢜ ꢞꢢꢦ ꢪꢫ ꢙ ꢜ ꢡꢩ ꢩ ꢞ ꢢꢬꢦ ꢟ ꢧꢟ ꢞ ꢪꢥꢤ ꢢꢣ ꢈ ꢧꢟ ꢞ ꢪꢥꢤ ꢢꢛꢞ ꢜ  
ꢢ
ꢧ
ꢟ
ꢞ
ꢤ
ꢦ
ꢣ
ꢣ
ꢛ
ꢜ
ꢰ
ꢪ
ꢞ
ꢦ
ꢣ
ꢜ
ꢞ
ꢢ
ꢜ
ꢦ
ꢤ
ꢦ
ꢣ
ꢣ
ꢡ
ꢟ
ꢛ
ꢩ
ꢯ
ꢛ
ꢜ
ꢤ
ꢩ
ꢥ
ꢪ
ꢦ
ꢢ
ꢦ
ꢣ
ꢛ
ꢜ
ꢰ
ꢞ
ꢝ
ꢡ
ꢩ
ꢩ
ꢧ
ꢡ
ꢟ
ꢡ
ꢠ
ꢦ
ꢢ
ꢦ
ꢟ
ꢣ
ꢫ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...13

中文翻译

下载PDF

与84088012A相关器件

型号 品牌 获取价格 描述 数据表
84088012C ETC

获取价格

 		J-K-Type Flip-Flop
84088012X TI

获取价格

 		HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CQCC20, CE
8408801EA TI

获取价格

 		DUAL J-NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET
8408801EX ETC

获取价格

 		J-K-Type Flip-Flop
8408801FA TI

获取价格

 		DUAL J-NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET
8408801FX ETC

获取价格

 		J-K-Type Flip-Flop
84089012A TI

获取价格

 		QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR
84089012C ETC

获取价格

 		Quad D-Type Flip-Flop
84089012X ETC

获取价格

 		Quad D-Type Flip-Flop
8408901EA TI

获取价格

 		QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR

与84088012A相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证