Datasheet > 逻辑 > 栅极> 74VHC32SJX_NL

74VHC32SJX_NL

更新时间： 2024-11-06 13:04:59

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		栅
页数	文件大小	规格书
6页	79K
描述
OR Gate, CMOS, PDSO14,

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74VHC32SJX_NL 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	SOP, SOP14,.3	Reach Compliance Code：	compliant
风险等级：	5.84	JESD-30 代码：	R-PDSO-G14
负载电容（CL）：	50 pF	逻辑集成电路类型：	OR GATE
最大I（ol）：	0.008 A	端子数量：	14
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装等效代码：	SOP14,.3	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	包装方法：	TAPE AND REEL
电源：	2/5.5 V	Prop。Delay @ Nom-Sup：	8.5 ns
认证状态：	Not Qualified	施密特触发器：	NO
子类别：	Gates	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	Base Number Matches：	1

74VHC32SJX_NL 数据手册

November 1992

Revised March 1999

74VHC32

Quad 2-Input OR Gate

General Description

Features

The VHC32 is an advanced high speed CMOS 2-Input OR

Gate fabricated with silicon gate CMOS technology. It

achieves the high speed operation similar to equivalent

Bipolar Schottky TTL while maintaining the CMOS low

power dissipation.

■ High Speed:

_PD= 3.8 ns (typ) at V_CC= 5V

■ Low Power Dissipation:

_CC= 2 µA (Max) at T_A= 25°C

The internal circuit is composed of 4 stages including buffer

output, which provide high noise immunity and stable out-

put. An input protection circuit ensures that 0V to 7V can be

applied to the input pins without regard to the supply volt-

age. This device can be used to interface 5V to 3V systems

and two supply systems such as battery back up. This cir-

cuit prevents device destruction due to mismatched supply

and input voltages.

■ High Noise Immunity: V_NIH= V_NIL= 28% V_CC(Min)

■ Power down protection is provided on all inputs

■ Low Noise: V_OLP= 0.8V (Max)

■ Pin and Function Compatible with 74HC32

Ordering Code:

Order Number Package Number

Package Description

74VHC32M

74VHC32SJ

74VHC32MTC

74VHC32N

M14A

M14D

MTC14

N14A

14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150” Narrow

14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

14-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide

14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide

Surface mount packages are also available on Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.

Logic Symbol

Connection Diagram

IEEE/IEC

Truth Table

Pin Descriptions

Pin Names

Description

Inputs

Outputs

A_n, B_n

O_n

DS011518.prf

www.fairchildsemi.com

12 3 4 5 6

中文翻译

下载PDF

与74VHC32SJX_NL相关器件

型号	品牌	获取价格	描述	数据表
74VHC32T	STMICROELECTRONICS	获取价格	QUAD 2-INPUT OR GATE
74VHC32TTR	STMICROELECTRONICS	获取价格	QUAD 2-INPUT OR GATE
74VHC373	STMICROELECTRONICS	获取价格	OCTAL D-TYPE LATCH WITH 3 STATE OUTPUT NON INVERTING
74VHC373	FAIRCHILD	获取价格	Octal D-Type Latch with 3-STATE Outputs
74VHC373_04	STMICROELECTRONICS	获取价格	OCTAL D-TYPE LATCH WITH 3 STATE OUTPUTS NON INVERTING
74VHC373_07	FAIRCHILD	获取价格	Octal D-Type Latch with 3-STATE Outputs
74VHC373FT	TOSHIBA	获取价格	Octal D-Type Latch, TSSOP20B
74VHC373M	ONSEMI	获取价格	带 3 态输出的八路 D 型锁存
74VHC373M	FAIRCHILD	获取价格	Octal D-Type Latch with 3-STATE Outputs
74VHC373M	STMICROELECTRONICS	获取价格	OCTAL D-TYPE LATCH WITH 3 STATE OUTPUT NON INVERTING

与74VHC32SJX_NL相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

14
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

12
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

36
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

33

产品中心

服务支持

精选活动

关于我们

帮助中心

74VHC32SJX_NL

74VHC32SJX_NL 技术参数

74VHC32SJX_NL 数据手册

与74VHC32SJX_NL相关器件

与74VHC32SJX_NL相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74VHC32SJX_NL

74VHC32SJX_NL 技术参数

74VHC32SJX_NL 数据手册

与74VHC32SJX_NL相关器件

与74VHC32SJX_NL相关文章

您还可以找

您在本页遇到什么问题？