74VHC175

更新时间： 2024-01-10 07:19:19

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		触发器
页数	文件大小	规格书
7页	74K
描述
Quad D-Type Flip-Flop

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74VHC175 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	SOP, SOP16,.3
针数：	16	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.23
系列：	AHC/VHC	JESD-30 代码：	R-PDSO-G16
JESD-609代码：	e3	长度：	10.2 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	D FLIP-FLOP
最大频率@ Nom-Sup：	75000000 Hz	最大I（ol）：	0.008 A
湿度敏感等级：	1	位数：	4
功能数量：	1	端子数量：	16
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP16,.3
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	260
电源：	2/5.5 V	Prop。Delay @ Nom-Sup：	10.5 ns
传播延迟（tpd）：	17 ns	认证状态：	Not Qualified
座面最大高度：	2.1 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn)	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	POSITIVE EDGE
宽度：	5.3 mm	最小 fmax：	125 MHz
Base Number Matches：	1

74VHC175 数据手册

August 1993

Revised April 1999

74VHC175

Quad D-Type Flip-Flop

age. This device can be used to interface 5V to 3V systems

and two supply systems such as battery backup. This cir-

cuit prevents device destruction due to mismatched supply

and input voltages.

General Description

The VHC175 is an advanced high-speed CMOS device

fabricated with silicon gate CMOS technology. It achieves

the high-speed operation similar to equivalent Bipolar

Schottky TTL while maintaining the CMOS low power dissi-

pation.

Features

■ High Speed: f_MAX= 210 MHz (typ) at V_CC= 5V

■ Low power dissipation: I_CC= 4 µA (max) at T_A= 25°C

■ High noise immunity: V_NIH= V_NIL= 28% V_CC(min)

The VHC175 is a high-speed quad D-type flip-flop. The

device is useful for general flip-flop requirements where

clock and clear inputs are common. The information on the

D inputs is stored during the LOW-to-HIGH clock transition.

Both true and complemented outputs of each flip-flop are

provided. A Master Reset input resets all flip-flops, inde-

pendent of the Clock or D inputs, when LOW.

■ Power down protection is provided on all inputs

■ Low noise: V_OLP= 0.8V (max)

■ Pin and function compatible with 74HC175

An input protection circuit insures that 0V to 7V can be

applied to the input pins without regard to the supply volt-

Ordering Code:

Order Number Package Number

Package Description

74VHC175M

74VHC175SJ

74VHC175MTC

74VHC175N

M16A

M16D

MTC16

N16E

16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow

16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

16-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide

16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Surface mount packages are also available on Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.

Connection Diagram

Pin Descriptions

Pin Names

D₀–D₃

Description

Data Inputs

Clock Pulse Input

Master Reset Input

True Outputs

Q₀–Q₃

Q₀–Q ₃

Complement Outputs

Logic Symbols

IEEE/IEC

DS011637.prf

www.fairchildsemi.com

12 3 4 5 6 7

中文翻译

下载PDF

与74VHC175相关器件

型号	品牌	描述	获取价格	数据表
74VHC175_07	FAIRCHILD	Quad D-Type Flip-Flop	获取价格
74VHC175M	FAIRCHILD	Quad D-Type Flip-Flop	获取价格
74VHC175MSCX	TI	AHC/VHC SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, EIAJ TY	获取价格
74VHC175MTC	FAIRCHILD	Quad D-Type Flip-Flop	获取价格
74VHC175MTC	ONSEMI	四路 D 型触发器	获取价格
74VHC175MTCX	FAIRCHILD	Quad D-Type Flip-Flop	获取价格

与74VHC175相关文章

深入解析CS8416引脚说明、参数、技术特点
2024-06-03

1
TPA3116D2功放芯片参数详解、引脚说明
2024-06-03

5
移位寄存器74HC165引脚说明、驱动程序示例解读
2024-06-03

5
深入解析AD9833：DDS频率合成器的卓越性能与广泛应用
2024-06-03

2

产品中心

服务支持

精选活动

关于我们

帮助中心

74VHC175

74VHC175 技术参数

74VHC175 数据手册

与74VHC175相关器件

与74VHC175相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74VHC175

74VHC175 技术参数

74VHC175 数据手册

与74VHC175相关器件

与74VHC175相关文章

您还可以找

您在本页遇到什么问题？