Datasheet > 逻辑 > 栅极> 74LVX132M

74LVX132M

更新时间： 2024-02-27 21:34:35

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		栅极触发器逻辑集成电路光电二极管
页数	文件大小	规格书
6页	91K
描述
Low Voltage Quad 2-Input NAND Schmitt Trigger

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVX132M 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	SOIC
包装说明：	SOP, SOP14,.25	针数：	14
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.24
Is Samacsys：	N	系列：	LV/LV-A/LVX/H
JESD-30 代码：	R-PDSO-G14	JESD-609代码：	e3
长度：	8.6235 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	NAND GATE	最大I（ol）：	0.004 A
湿度敏感等级：	1	功能数量：	4
输入次数：	2	端子数量：	14
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装等效代码：	SOP14,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	包装方法：	RAIL
峰值回流温度（摄氏度）：	260	电源：	3.3 V
Prop。Delay @ Nom-Sup：	17.5 ns	传播延迟（tpd）：	18.7 ns
认证状态：	Not Qualified	施密特触发器：	YES
座面最大高度：	1.753 mm	子类别：	Gates
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	2.7 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn)	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	3.9 mm
Base Number Matches：	1

74LVX132M 数据手册

October 1996

Revised February 2005

74LVX132

Low Voltage Quad 2-Input NAND Schmitt Trigger

General Description

Features

The LVX132 contains four 2-input NAND Schmitt Trigger

Gates. The pin configuration and function are the same as

the LVX00 but the inputs have hysteresis between the pos-

itive-going and negative-going input thresholds, which are

capable of transforming slowly changing input signals into

sharply defined, jitter-free output signals, thus providing

greater noise margins than conventional gates.

■ Input voltage level translation from 5V to 3V

■ Ideal for low power/low noise 3.3V applications

■ Guaranteed simultaneous switching noise level and

dynamic threshold performance

The inputs tolerate voltages up to 7V allowing the interface

of 5V systems to 3V systems.

Ordering Code:

Package

Order Number

Package Description

Number

74LVX132M

M14A

M14D

14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow

Pb-Free 14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

14-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide

74LVX132SJ

74LVX132MTC

MTC14

74LVX132MTCX_NL

(Note 1)

Pb-Free 14-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm

Wide

Devices also available in Tape and Reel. Specify by appending suffix letter “X” to the ordering code.

Pb-Free package per JEDEC J-STD-020B.

Note 1: “_NL” indicates Pb-Free package (per JEDEC J-STD-020B). Device available in Tape and Reel only.

Logic Diagram

Connection Diagram

Pin Descriptions

Pin Names

A_n, B_n

Y_n

Descriptions

Inputs

Outputs

DS012159

www.fairchildsemi.com

12 3 4 5 6

中文翻译

下载PDF

与74LVX132M相关器件

型号	品牌	获取价格	描述	数据表
74LVX132M_08	FAIRCHILD	获取价格	Low Voltage Quad 2-Input NAND Schmitt Trigger
74LVX132MTC	FAIRCHILD	获取价格	Low Voltage Quad 2-Input NAND Schmitt Trigger
74LVX132MTC_08	FAIRCHILD	获取价格	Low Voltage Quad 2-Input NAND Schmitt Trigger
74LVX132MTCX	ONSEMI	获取价格	低压四路2输入"与非"施密特触发器
74LVX132MTCX_NL	FAIRCHILD	获取价格	Low Voltage Quad 2-Input NAND Schmitt Trigger
74LVX132MTR	STMICROELECTRONICS	获取价格	LOW VOLTAGE CMOS QUAD 2-INPUT SCHMITT NAND GATE WITH 5V TOLERANT INPUTS
74LVX132MX	NSC	获取价格	IC LV/LV-A/LVX/H SERIES, QUAD 2-INPUT NAND GATE, PDSO14, 0.150 INCH, PLASTIC, SOIC-14, Gat
74LVX132MX	ONSEMI	获取价格	低压四路2输入"与非"施密特触发器
74LVX132MX_NL	FAIRCHILD	获取价格	NAND Gate, LV/LV-A/LVX/H Series, 4-Func, 2-Input, CMOS, PDSO14, 0.150 INCH, MS-012, SOIC-1
74LVX132SJ	NSC	获取价格	IC LV/LV-A/LVX/H SERIES, QUAD 2-INPUT NAND GATE, PDSO14, 0.300 INCH, EIAJ TYPE2, PLASTIC,

与74LVX132M相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

45
AIC1781A 电池充电控制器深度解析
2024-09-03

33
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

73
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

80

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVX132M

74LVX132M 技术参数

74LVX132M 数据手册

与74LVX132M相关器件

与74LVX132M相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVX132M

74LVX132M 技术参数

74LVX132M 数据手册

与74LVX132M相关器件

与74LVX132M相关文章

您还可以找

您在本页遇到什么问题？