Datasheet > 逻辑 > 总线驱动器/收发器> 74LVT16245MTDX_NL

74LVT16245MTDX_NL

更新时间： 2024-11-18 13:02:15

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		/
页数	文件大小	规格书
8页	95K
描述
Bus Transceiver, LVT Series, 2-Func, 8-Bit, True Output, BICMOS, PDSO48, 6.10 MM, MO-153, TSSOP-48

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVT16245MTDX_NL 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	TSSOP	包装说明：	TSSOP, TSSOP48,.3,20
针数：	48	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.07
Is Samacsys：	N	其他特性：	WITH DIRECTION CONTROL
控制类型：	COMMON CONTROL	计数方向：	BIDIRECTIONAL
系列：	LVT	JESD-30 代码：	R-PDSO-G48
JESD-609代码：	e3	长度：	12.5 mm
逻辑集成电路类型：	BUS TRANSCEIVER	最大I（ol）：	0.064 A
湿度敏感等级：	2	位数：	8
功能数量：	2	端口数量：	2
端子数量：	48	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP48,.3,20
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	260
电源：	3.3 V	Prop。Delay @ Nom-Sup：	3.5 ns
传播延迟（tpd）：	3.9 ns	认证状态：	Not Qualified
座面最大高度：	1.2 mm	子类别：	Bus Driver/Transceivers
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	2.7 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	BICMOS	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn)	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	翻译：	N/A
宽度：	6.1 mm	Base Number Matches：	1

74LVT16245MTDX_NL 数据手册

浏览型号74LVT16245MTDX_NL的Datasheet PDF文件第2页

浏览型号74LVT16245MTDX_NL的Datasheet PDF文件第3页

浏览型号74LVT16245MTDX_NL的Datasheet PDF文件第4页

浏览型号74LVT16245MTDX_NL的Datasheet PDF文件第5页

浏览型号74LVT16245MTDX_NL的Datasheet PDF文件第6页

浏览型号74LVT16245MTDX_NL的Datasheet PDF文件第7页

January 1999

Revised June 2005

74LVT16245 • 74LVTH16245

Low Voltage 16-Bit Transceiver with 3-STATE Outputs

General Description

Features

The LVT16245 and LVTH16245 contain sixteen non-invert-

ing bidirectional buffers with 3-STATE outputs and is

intended for bus oriented applications. The device is byte

controlled. Each byte has separate control inputs which

can be shorted together for full 16-bit operation. The T/R

inputs determine the direction of data flow through the

device. The OE inputs disable both the A and B ports by

placing them in a high impedance state.

■ Input and output interface capability to systems at

5V V_CC

■ Bushold data inputs eliminate the need for external

pull-up resistors to hold unused inputs (74LVTH16245),

also available without bushold feature (74LVT16245).

■ Live insertion/extraction permitted

■ Power Up/Down high impedance provides glitch-free

bus loading

The LVTH16245 data inputs include bushold, eliminating

the need for external pull-up resistors to hold unused

inputs.

■ Outputs source/sink 32 mA/ 64 mA

■ Functionally compatible with the 74 series 16245

■ Latch-up performance exceeds 500 mA

■ ESD performance:

These non-inverting transceivers are designed for low-volt-

age (3.3V) V_CCapplications, but with the capability to pro-

vide a TTL interface to a 5V environment. The LVT16245

and LVTH16245 are fabricated with an advanced BiCMOS

technology to achieve high speed operation similar to 5V

ABT while maintaining low power dissipation.

Human-body model 2000V

Machine model 200V

Charged-device 1000V

■ Also packaged in plastic Fine-Pitch Ball Grid Array

(FBGA) (Preliminary)

Ordering Code:

Package

Order Number

Package Description

Number

74LVT16245GX

(Note 1)

BGA54A

(Preliminary)

54-Ball Fine-Pitch Ball Grid Array (FBGA), JEDEC MO-205, 5.5mm Wide

[Tape and Reel]

74LVT16245MEA

(Note 2)

MS48A

48-Lead Small Shrink Outline Package (SSOP), JEDEC MO-118, 0.300" Wide

74LVT16245MTD

(Note 2)

MTD48

48-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 6.1mm Wide

74LVTH16245GX

(Note 1)

BGA54A

(Preliminary)

54-Ball Fine-Pitch Ball Grid Array (FBGA), JEDEC MO-205, 5.5mm Wide

[Tape and Reel]

74LVTH16245MEA

(Note 2)

MS48A

48-Lead Small Shrink Outline Package (SSOP), JEDEC MO-118, 0.300" Wide

74LVTH16245MTD

(Note 2)

MTD48

48-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 6.1mm Wide

Note 1: BGA package available in Tape and Reel only.

Note 2: Devices also available in Tape and Reel. Specify by appending suffix letter “X” to the ordering code.

Logic Symbol

DS500152

www.fairchildsemi.com

12 3 4 5 6 7 8

中文翻译

下载PDF

与74LVT16245MTDX_NL相关器件

型号	品牌	获取价格	描述	数据表
74LVT16273ADGG	NXP	获取价格	IC LVT SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO48, FF/Latch
74LVT16273ADL	ETC	获取价格	16-Bit D-Type Flip-Flop
74LVT16273ADL-T	NXP	获取价格	IC LVT SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO48, FF/Latch
74LVT16373	FAIRCHILD	获取价格	Low Voltage 16-Bit Transparent Latch with 3-STATE Outputs
74LVT16373	NXP	获取价格	3.3V LVT 16-bit transparent D-type latch 3-State
74LVT16373A	NXP	获取价格	3.3V LVT 16-bit transparent D-type latch 3-State
74LVT16373ADGG	NXP	获取价格	3.3V LVT 16-bit transparent D-type latch 3-State
74LVT16373ADGG	NEXPERIA	获取价格	3.3 V 16-bit transparent D-type latch; 3-stateProduction
74LVT16373ADGG,512	NXP	获取价格	74LVT16373A - 3.3V LVT 16-bit transparent D-type latch (3-State) TSSOP 48-Pin
74LVT16373ADGG,518	NXP	获取价格	74LVT16373A - 3.3V LVT 16-bit transparent D-type latch (3-State) TSSOP 48-Pin

与74LVT16245MTDX_NL相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

37

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVT16245MTDX_NL

74LVT16245MTDX_NL 技术参数

74LVT16245MTDX_NL 数据手册

与74LVT16245MTDX_NL相关器件

与74LVT16245MTDX_NL相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVT16245MTDX_NL

74LVT16245MTDX_NL 技术参数

74LVT16245MTDX_NL 数据手册

与74LVT16245MTDX_NL相关器件

与74LVT16245MTDX_NL相关文章

您还可以找

您在本页遇到什么问题？