5秒后页面跳转
74LVQ138MTR PDF预览

74LVQ138MTR

更新时间: 2024-11-20 04:47:51
品牌 Logo 应用领域
意法半导体 - STMICROELECTRONICS 解码器驱动器逻辑集成电路光电二极管输入元件
页数 文件大小 规格书
12页 325K
描述
3 TO 8 LINE DECODER (INVERTING)

74LVQ138MTR 技术参数

是否Rohs认证: 符合生命周期:Obsolete
零件包装代码:SOIC包装说明:SOP-16
针数:16Reach Compliance Code:compliant
ECCN代码:EAR99HTS代码:8542.39.00.01
风险等级:5.7Is Samacsys:N
其他特性:3 ENABLE INPUTS系列:LVQ
输入调节:STANDARDJESD-30 代码:R-PDSO-G16
JESD-609代码:e4长度:9.9 mm
负载电容(CL):50 pF逻辑集成电路类型:OTHER DECODER/DRIVER
最大I(ol):0.024 A湿度敏感等级:1
功能数量:1端子数量:16
最高工作温度:125 °C最低工作温度:-55 °C
输出极性:INVERTED封装主体材料:PLASTIC/EPOXY
封装代码:SOP封装等效代码:SOP16,.25
封装形状:RECTANGULAR封装形式:SMALL OUTLINE
包装方法:TAPE AND REEL峰值回流温度(摄氏度):260
电源:3.3 VProp。Delay @ Nom-Sup:10.5 ns
传播延迟(tpd):14 ns认证状态:Not Qualified
座面最大高度:1.75 mm子类别:Decoder/Drivers
最大供电电压 (Vsup):3.6 V最小供电电压 (Vsup):2 V
标称供电电压 (Vsup):2.7 V表面贴装:YES
技术:CMOS温度等级:MILITARY
端子面层:Nickel/Palladium/Gold (Ni/Pd/Au)端子形式:GULL WING
端子节距:1.27 mm端子位置:DUAL
处于峰值回流温度下的最长时间:NOT SPECIFIED宽度:3.9 mm
Base Number Matches:1

74LVQ138MTR 数据手册

 浏览型号74LVQ138MTR的Datasheet PDF文件第2页浏览型号74LVQ138MTR的Datasheet PDF文件第3页浏览型号74LVQ138MTR的Datasheet PDF文件第4页浏览型号74LVQ138MTR的Datasheet PDF文件第5页浏览型号74LVQ138MTR的Datasheet PDF文件第6页浏览型号74LVQ138MTR的Datasheet PDF文件第7页 
74LVQ138  
3 TO 8 LINE DECODER (INVERTING)  
HIGH SPEED:  
= 5.5ns (TYP.) at V = 3.3 V  
t
PD  
CC  
COMPATIBLE WITH TTL OUTPUTS  
LOW POWER DISSIPATION:  
I
= 4 µA (MAX.) at T =25°C  
A
CC  
LOW NOISE:  
= 0.2V (TYP.) at V = 3.3V  
75TRANSMISSION LINE DRIVING  
CAPABILITY  
SYMMETRICAL OUTPUT IMPEDANCE:  
SOP  
TSSOP  
V
OLP  
CC  
Table 1: Order Codes  
PACKAGE  
|I | = I = 12mA (MIN) at V = 3.0 V  
T & R  
OH  
OL  
CC  
PCI BUS LEVELS GUARANTEED AT 24 mA  
BALANCED PROPAGATION DELAYS:  
SOP  
74LVQ138MTR  
74LVQ138TTR  
TSSOP  
t
t
PLH  
PHL  
OPERATING VOLTAGE RANGE:  
(OPR) = 2V to 3.6V (1.2V Data Retention)  
PIN AND FUNCTION COMPATIBLE WITH  
74 SERIES 138  
If the device is enabled, 3 binary select inputs (A,  
B, and C) determine which one of the outputs will  
go low. If enable input G1 is held low or either G2A  
or G2B is held high, the decoding function is  
inhibited and all the 8 outputs go to high.  
Three enable inputs are provided to ease cascade  
connection and application of address decoders  
for memory systems.  
All inputs and outputs are equipped with  
protection circuits against static discharge, giving  
them 2KV ESD immunity and transient excess  
voltage.  
V
CC  
IMPROVED LATCH-UP IMMUNITY  
DESCRIPTION  
The 74LVQ138 is a low voltage CMOS 3 TO 8  
LINE DECODER (INVERTING) fabricated with  
sub-micron silicon gate and double-layer metal  
wiring C MOS technology. It is ideal for low power  
and low noise 3.3V applications.  
2
Figure 1: Pin Connection And IEC Logic Symbols  
Rev. 5  
1/12  
July 2004  

与74LVQ138MTR相关器件

型号 品牌 获取价格 描述 数据表
74LVQ138SC FAIRCHILD

获取价格

Low Voltage 1-of-8 Decoder/Demultiplexer
74LVQ138SCQR TI

获取价格

LVQ SERIES, OTHER DECODER/DRIVER, INVERTED OUTPUT, PDSO16, SOIC-16
74LVQ138SCX FAIRCHILD

获取价格

Low Voltage 1-of-8 Decoder/Demultiplexer
74LVQ138SJ FAIRCHILD

获取价格

Low Voltage 1-of-8 Decoder/Demultiplexer
74LVQ138SJX FAIRCHILD

获取价格

Low Voltage 1-of-8 Decoder/Demultiplexer
74LVQ138T STMICROELECTRONICS

获取价格

3 TO 8 LINE DECODER INVERTING
74LVQ138TTR STMICROELECTRONICS

获取价格

3 TO 8 LINE DECODER (INVERTING)
74LVQ14 STMICROELECTRONICS

获取价格

LOW VOLTAGE CMOS HEX SCHMITT INVERTER
74LVQ14 FAIRCHILD

获取价格

Low Voltage Hex Inverter with Schmitt Trigger Input
74LVQ14_04 STMICROELECTRONICS

获取价格

LOW VOLTAGE CMOS HEX SCHMITT INVERTER