5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 栅极> 74LVQ10MTR
74LVQ10MTR PDF预览

74LVQ10MTR

更新时间： 2024-01-24 15:04:13
品牌 Logo 应用领域
意法半导体 - STMICROELECTRONICS 栅极触发器逻辑集成电路光电二极管输入元件
页数 文件大小 规格书
11页 219K
描述
TRIPLE 3-INPUT NAND GATE

阅读下载

中文翻译

获取价格

74LVQ10MTR 技术参数

是否无铅： 含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：TSSOP
包装说明：TSSOP, TSSOP14,.25针数：14
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.84Is Samacsys：N
系列：LVQJESD-30 代码：R-PDSO-G14
JESD-609代码：e0长度：5 mm
负载电容（CL）：50 pF逻辑集成电路类型：NAND GATE
最大I（ol）：0.024 A功能数量：3
输入次数：3端子数量：14
最高工作温度：125 °C最低工作温度：-55 °C
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP14,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH包装方法：TAPE AND REEL
峰值回流温度（摄氏度）：NOT SPECIFIED电源：3.3 V
Prop。Delay @ Nom-Sup：10.5 ns传播延迟（tpd）：13 ns
认证状态：Not Qualified施密特触发器：NO
座面最大高度：1.2 mm子类别：Gates
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：2.7 V表面贴装：YES
技术：CMOS温度等级：MILITARY
端子面层：TIN LEAD端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：4.4 mm
Base Number Matches：1

74LVQ10MTR 数据手册

 浏览型号74LVQ10MTR的Datasheet PDF文件第2页浏览型号74LVQ10MTR的Datasheet PDF文件第3页浏览型号74LVQ10MTR的Datasheet PDF文件第4页浏览型号74LVQ10MTR的Datasheet PDF文件第5页浏览型号74LVQ10MTR的Datasheet PDF文件第6页浏览型号74LVQ10MTR的Datasheet PDF文件第7页 
74LVQ10  
TRIPLE 3-INPUT NAND GATE  
■
HIGH SPEED:  
= 5.3ns (TYP.) at V = 3.3 V  
t
PD  
CC  
■
■
COMPATIBLE WITH TTL OUTPUTS  
LOW POWER DISSIPATION:  
I
= 2µA (MAX.) at T =25°C  
CC  
A
■
■
■
LOW NOISE:  
= 0.3V (TYP.) at V = 3.3V  
75Ω TRANSMISSION LINE DRIVING  
CAPABILITY  
SOP  
TSSOP  
V
OLP  
CC  
Table 1: Order Codes  
PACKAGE  
SYMMETRICAL OUTPUT IMPEDANCE:  
|I | = I = 12mA (MIN) at V = 3.0 V  
OH  
OL  
CC  
T & R  
■
■
PCI BUS LEVELS GUARANTEED AT 24 mA  
BALANCED PROPAGATION DELAYS:  
SOP  
74LVQ10MTR  
74LVQ10TTR  
TSSOP  
t
t
PLH  
PHL  
■
■
■
OPERATING VOLTAGE RANGE:  
(OPR) = 2V to 3.6V (1.2V Data Retention)  
PIN AND FUNCTION COMPATIBLE WITH  
74 SERIES 10  
V
technology. It is ideal for low power and low noise  
3.3V applications.  
The internal circuit is composed of 3 stages  
including buffer output, which enables high noise  
immunity and stable output.  
CC  
IMPROVED LATCH-UP IMMUNITY  
All inputs and outputs are equipped with  
protection circuits against static discharge, giving  
them 2KV ESD immunity and transient excess  
voltage.  
DESCRIPTION  
The 74LVQ10 is a low voltage CMOS TRIPLE  
3-INPUT NAND GATE fabricated with sub-micron  
2
silicon gate and double-layer metal wiring C MOS  
Figure 1: Pin Connection And IEC Logic Symbols  
Rev. 2  
1/11  
July 2004  
1234567...11

中文翻译

下载PDF

与74LVQ10MTR相关器件

型号 品牌 获取价格 描述 数据表
74LVQ10TTR STMICROELECTRONICS

获取价格

 		TRIPLE 3-INPUT NAND GATE
74LVQ11 STMICROELECTRONICS

获取价格

 		TRIPLE 3-INPUT AND GATE
74LVQ11M STMICROELECTRONICS

获取价格

 		TRIPLE 3-INPUT AND GATE
74LVQ11MTR STMICROELECTRONICS

获取价格

 		TRIPLE 3-INPUT AND GATE
74LVQ11TTR STMICROELECTRONICS

获取价格

 		TRIPLE 3-INPUT AND GATE
74LVQ125 STMICROELECTRONICS

获取价格

 		QUAD BUS BUFFERS 3-STATE
74LVQ125 FAIRCHILD

获取价格

 		Low Voltage Quad Buffer with 3-STATE Outputs
74LVQ125_01 STMICROELECTRONICS

获取价格

 		Low Voltage Quad Buffer with 3-STATE Outputs
74LVQ125_04 STMICROELECTRONICS

获取价格

 		LOW VOLTAGE QUAD BUS BUFFERS (3-STATE)
74LVQ125M STMICROELECTRONICS

获取价格

 		QUAD BUS BUFFERS 3-STATE

与74LVQ10MTR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证