Datasheet > 74LVC3G17GD,125

74LVC3G17GD,125

更新时间： 2024-10-02 14:47:07

品牌	Logo	应用领域
恩智浦 - NXP		栅光电二极管逻辑集成电路触发器
页数	文件大小	规格书
23页	289K
描述
74LVC3G17 - Triple non-inverting Schmitt trigger with 5 V tolerant input SON 8-Pin

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC3G17GD,125 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	SON	包装说明：	3 X 2 MM, 0.50 MM HEIGHT, PLASTIC, SOT996-2, XSON-8
针数：	8	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	7.7
系列：	LVC/LCX/Z	JESD-30 代码：	R-PDSO-N8
JESD-609代码：	e4	长度：	3 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	BUFFER
最大I（ol）：	0.024 A	湿度敏感等级：	1
功能数量：	3	输入次数：	1
端子数量：	8	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	VSON	封装等效代码：	SOLCC8,.11,20
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, VERY THIN PROFILE
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	260
电源：	3.3 V	Prop。Delay @ Nom-Sup：	7.1 ns
传播延迟（tpd）：	13.1 ns	认证状态：	Not Qualified
施密特触发器：	YES	座面最大高度：	0.5 mm
子类别：	Gates	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	1.65 V	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	NICKEL PALLADIUM GOLD
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	2 mm	Base Number Matches：	1

74LVC3G17GD,125 数据手册

74LVC3G17

Triple non-inverting Schmitt trigger with 5 V tolerant input

Rev. 11 — 9 April 2013

Product data sheet

1. General description

The 74LVC3G17 provides three non-inverting buffers with Schmitt trigger input. It is

capable of transforming slowly changing input signals into sharply defined, jitter-free

output signals.

Inputs can be driven from either 3.3 V or 5 V devices. This feature allows the use of the

74LVC3G17 as a translator in a mixed 3.3 V and 5 V environment.

This device is fully specified for partial power-down applications using I_OFF. The I_OFF

circuitry disables the output, preventing a damaging backflow current through the device

when it is powered down.

2. Features and benefits

 Wide supply voltage range from 1.65 V to 5.5 V

 5 V tolerant input/output for interfacing with 5 V logic

 High noise immunity

 ESD protection:

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V

 24 mA output drive (V_CC= 3.0 V)

 CMOS low-power consumption

 Latch-up performance exceeds 250 mA

 Direct interface with TTL levels

 Multiple package options

 Specified from 40 C to +85 C and 40 C to +125 C

3. Applications

 Wave and pulse shapers for highly noisy environments

12 3 4 5 6 7...23

中文翻译

下载PDF

与74LVC3G17GD,125相关器件

型号	品牌	获取价格	描述	数据表
74LVC3G17GF	NXP	获取价格	LVC/LCX/Z SERIES, TRIPLE 1-INPUT NON-INVERT GATE, PDSO8, 1.35 X 1 MM, 0.5 MM HEIGHT, MO-25
74LVC3G17GF,115	NXP	获取价格	74LVC3G17 - Triple non-inverting Schmitt trigger with 5 V tolerant input SON 8-Pin
74LVC3G17GM	NXP	获取价格	Triple non-inverting Schmitt trigger with 5 V tolerant input
74LVC3G17GM,115	NXP	获取价格	74LVC3G17 - Triple non-inverting Schmitt trigger with 5 V tolerant input QFN 8-Pin
74LVC3G17GM,125	NXP	获取价格	74LVC3G17 - Triple non-inverting Schmitt trigger with 5 V tolerant input QFN 8-Pin
74LVC3G17GM-G	NXP	获取价格	IC,LOGIC GATE,TRIPLE BUFFER,LCX/LVC-CMOS,LLCC,8PIN,PLASTIC
74LVC3G17GN	NXP	获取价格	暂无描述
74LVC3G17GN	NEXPERIA	获取价格	Triple non-inverting Schmitt trigger with 5 V tolerant inputProduction
74LVC3G17GN,115	NXP	获取价格	74LVC3G17 - Triple non-inverting Schmitt trigger with 5 V tolerant input SON 8-Pin
74LVC3G17GS	NXP	获取价格	LVC/LCX/Z SERIES, TRIPLE 1-INPUT NON-INVERT GATE, PDSO8, 1.35 X 1 MM, 0.35 MM HEIGHT, SOT1

与74LVC3G17GD,125相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

38
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

32
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

29
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

40

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC3G17GD,125

74LVC3G17GD,125 技术参数

74LVC3G17GD,125 数据手册

与74LVC3G17GD,125相关器件

与74LVC3G17GD,125相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC3G17GD,125

74LVC3G17GD,125 技术参数

74LVC3G17GD,125 数据手册

与74LVC3G17GD,125相关器件

与74LVC3G17GD,125相关文章

您还可以找

您在本页遇到什么问题？