Datasheet > 逻辑 > 栅极> 74LVC3G07DP

74LVC3G07DP

更新时间： 2024-09-27 21:55:31

品牌	Logo	应用领域
恩智浦 - NXP		栅极逻辑集成电路光电二极管
页数	文件大小	规格书
14页	79K
描述
Triple buffer with open-drain output

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC3G07DP 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	SOIC
包装说明：	TSSOP, TSSOP8,.16	针数：	8
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.37	系列：	LVC/LCX/Z
JESD-30 代码：	S-PDSO-G8	JESD-609代码：	e4
长度：	3 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	BUFFER	最大I（ol）：	0.024 A
湿度敏感等级：	1	功能数量：	3
输入次数：	1	端子数量：	8
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出特性：	OPEN-DRAIN	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP8,.16
封装形状：	SQUARE	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	260
电源：	3.3 V	Prop。Delay @ Nom-Sup：	4.7 ns
传播延迟（tpd）：	8.4 ns	认证状态：	Not Qualified
施密特触发器：	NO	座面最大高度：	1.1 mm
子类别：	Gates	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	1.65 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	NICKEL PALLADIUM GOLD
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	3 mm	Base Number Matches：	1

74LVC3G07DP 数据手册

74LVC3G07

Triple buffer with open-drain output

Rev. 03 — 01 February 2005

Product data sheet

1. General description

The 74LVC3G07 is a high-performance, low-power, low-voltage, Si-gate CMOS device

and superior to most advanced CMOS compatible TTL families.

Input can be driven from either 3.3 V or 5 V devices. This feature allows the use of this

device in a mixed 3.3 V and 5 V environment.

Schmitt trigger action at all inputs makes the circuit tolerant for slower input rise and fall

time.

This device is fully speciﬁed for partial power-down applications using I_off. The I_offcircuitry

disables the output, preventing the damaging backﬂow current through the device when it

is powered down.

The 74LVC3G07 provides three non-inverting buffers.

The output of the device is an open drain and can be connected to other open-drain

outputs to implement active-LOW wired-OR or active-HIGH wired-AND functions.

2. Features

■ Wide supply voltage range from 1.65 V to 5.5 V

■ 5 V tolerant input/output for interfacing with 5 V logic

■ High noise immunity

■ Complies with JEDEC standard:

◆ JESD8-7 (1.65 V to 1.95 V)

◆ JESD8-5 (2.3 V to 2.7 V)

◆ JESD8-B/JESD36 (2.7 V to 3.6 V).

■ ESD protection:

◆ HBM EIA/JESD22-A114-B exceeds 2000 V

◆ MM EIA/JESD22-A115-A exceeds 200 V.

■ −24 mA output drive (V_CC= 3.0 V)

■ CMOS low power consumption

■ Latch-up performance exceeds 250 mA

■ Direct interface with TTL levels

■ Inputs accept voltages up to 5 V

■ Multiple package options

■ Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C.

12 3 4 5 6 7...14

中文翻译

下载PDF

与74LVC3G07DP相关器件

型号	品牌	获取价格	描述	数据表
74LVC3G07DP,125	NXP	获取价格	74LVC3G07 - Triple buffer with open-drain output TSSOP 8-Pin
74LVC3G07DP-G	NXP	获取价格	Triple buffer with open-drain output - Description: Triple Buffer With Open-Drain Outputs
74LVC3G07DP-Q100	NXP	获取价格	LVC/LCX/Z SERIES, TRIPLE 1-INPUT NON-INVERT GATE, PDSO8, 3 MM, PLASTIC, SOT505-2, TSSOP-8
74LVC3G07DP-Q100	NEXPERIA	获取价格	Triple buffer with open-drain outputProduction
74LVC3G07DP-Q100,125	NXP	获取价格	Buffer, LVC/LCX/Z Series, 3-Func, 1-Input, CMOS, PDSO8
74LVC3G07GD	NXP	获取价格	Triple buffer with open-drain output
74LVC3G07GM	NXP	获取价格	Triple buffer with open-drain output
74LVC3G07GM,115	NXP	获取价格	74LVC3G07 - Triple buffer with open-drain output QFN 8-Pin
74LVC3G07GM,125	NXP	获取价格	74LVC3G07 - Triple buffer with open-drain output QFN 8-Pin
74LVC3G07GN	NEXPERIA	获取价格	Triple buffer with open-drain outputProduction

与74LVC3G07DP相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

24
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

21
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

20
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

32

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC3G07DP

74LVC3G07DP 技术参数

74LVC3G07DP 数据手册

与74LVC3G07DP相关器件

与74LVC3G07DP相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC3G07DP

74LVC3G07DP 技术参数

74LVC3G07DP 数据手册

与74LVC3G07DP相关器件

与74LVC3G07DP相关文章

您还可以找

您在本页遇到什么问题？