Datasheet > 逻辑 > 栅极> 74LVC2G17GF

74LVC2G17GF

更新时间： 2024-11-18 06:31:55

品牌	Logo	应用领域
恩智浦 - NXP		触发器
页数	文件大小	规格书
16页	91K
描述
Dual non-inverting Schmitt trigger with 5 V tolerant input

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC2G17GF 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	SON	包装说明：	1 X 1 MM, 0.50 MM HEIGHT, PLASTIC, SOT-891, SON-6
针数：	6	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.47
系列：	LVC/LCX/Z	JESD-30 代码：	S-PDSO-N6
JESD-609代码：	e3	长度：	1 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	BUFFER
最大I（ol）：	0.024 A	湿度敏感等级：	1
功能数量：	2	输入次数：	1
端子数量：	6	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	VSON	封装等效代码：	SOLCC6,.04,14
封装形状：	SQUARE	封装形式：	SMALL OUTLINE, VERY THIN PROFILE
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	260
电源：	3.3 V	Prop。Delay @ Nom-Sup：	7.1 ns
传播延迟（tpd）：	13.1 ns	认证状态：	Not Qualified
施密特触发器：	YES	座面最大高度：	0.5 mm
子类别：	Gates	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	1.65 V	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Tin (Sn)
端子形式：	NO LEAD	端子节距：	0.35 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	1 mm

74LVC2G17GF 数据手册

74LVC2G17

Dual non-inverting Schmitt trigger with 5 V tolerant input

Rev. 04 — 9 October 2006

Product data sheet

1. General description

The 74LVC2G17 is a high-performance, low-power, low-voltage, Si-gate CMOS device

and superior to most advanced CMOS compatible TTL families.

Inputs can be driven from either 3.3 V or 5 V devices. This feature allows the use of these

devices as translators in a mixed 3.3 V and 5 V environment.

This device is fully speciﬁed for partial power-down applications using I_OFF

The I_OFFcircuitry disables the output, preventing the damaging backﬂow current through

the device when it is powered down.

The 74LVC2G17 provides two non-inverting buffers with Schmitt trigger action. It is

capable of transforming slowly changing input signals into sharply deﬁned, jitter-free

output signals.

2. Features

I Wide supply voltage range from 1.65 V to 5.5 V

I 5 V tolerant input/output for interfacing with 5 V logic

I High noise immunity

I Complies with JEDEC standard:

N JESD8-7 (1.65 V to 1.95 V)

N JESD8-5 (2.3 V to 2.7 V)

N JESD-8B/JESD36 (2.7 V to 3.6 V)

I ESD protection:

N HBM JESD22-A114-D exceeds 2000 V

N MM JESD22-A115-A exceeds 200 V

I ±24 mA output drive (V_CC= 3.0 V)

I CMOS low-power consumption

I Latch-up performance exceeds 250 mA

I Direct interface with TTL levels

I Multiple package options

I Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C

3. Applications

I Wave and pulse shapers for highly noisy environments

12 3 4 5 6 7...16

中文翻译

下载PDF

与74LVC2G17GF相关器件

型号	品牌	获取价格	描述	数据表
74LVC2G17GF,132	NXP	获取价格	74LVC2G17 - Dual non-inverting Schmitt trigger with 5 V tolerant input SON 6-Pin
74LVC2G17GM	NXP	获取价格	Dual non-inverting Schmitt-trigger with 5 V tolerant input
74LVC2G17GM	NEXPERIA	获取价格	Dual non-inverting Schmitt trigger with 5 V tolerant inputProduction
74LVC2G17GM,115	NXP	获取价格	74LVC2G17 - Dual non-inverting Schmitt trigger with 5 V tolerant input SON 6-Pin
74LVC2G17GM,132	NXP	获取价格	74LVC2G17 - Dual non-inverting Schmitt trigger with 5 V tolerant input SON 6-Pin
74LVC2G17GN	NEXPERIA	获取价格	Dual non-inverting Schmitt trigger with 5 V tolerant inputProduction
74LVC2G17GN	NXP	获取价格	Dual non-inverting Schmitt trigger with 5 V tolerant input
74LVC2G17GS	NXP	获取价格	Dual non-inverting Schmitt trigger with 5 V tolerant input
74LVC2G17GS	NEXPERIA	获取价格	Dual non-inverting Schmitt trigger with 5 V tolerant inputProduction
74LVC2G17GV	NXP	获取价格	Dual non-inverting Schmitt-trigger with 5 V tolerant input

与74LVC2G17GF相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

37

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G17GF

74LVC2G17GF 技术参数

74LVC2G17GF 数据手册

与74LVC2G17GF相关器件

与74LVC2G17GF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G17GF

74LVC2G17GF 技术参数

74LVC2G17GF 数据手册

与74LVC2G17GF相关器件

与74LVC2G17GF相关文章

您还可以找

您在本页遇到什么问题？