5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> 74LVC1G175GV
74LVC1G175GV PDF预览

74LVC1G175GV

更新时间： 2024-09-15 21:56:59
品牌 Logo 应用领域
恩智浦 - NXP 触发器逻辑集成电路光电二极管
页数 文件大小 规格书
17页 89K
描述
Single D-type flip-flop with reset; positive-edge trigger

阅读下载

中文翻译

获取价格

74LVC1G175GV 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Transferred零件包装代码：TSOP
包装说明：PLASTIC, SC-74, SOT-457, TSOP-6针数：6
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.3系列：LVC/LCX/Z
JESD-30 代码：R-PDSO-G6JESD-609代码：e3
长度：2.9 mm负载电容（CL）：50 pF
逻辑集成电路类型：D FLIP-FLOP最大频率@ Nom-Sup：175000000 Hz
最大I（ol）：0.024 A湿度敏感等级：1
位数：1功能数量：1
端子数量：6最高工作温度：125 °C
最低工作温度：-40 °C输出极性：TRUE
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSOP6,.11,37封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH包装方法：TAPE AND REEL
峰值回流温度（摄氏度）：260电源：3.3 V
Prop。Delay @ Nom-Sup：7.5 ns传播延迟（tpd）：17 ns
认证状态：Not Qualified座面最大高度：1.1 mm
子类别：FF/Latches最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：1.65 V标称供电电压 (Vsup)：1.8 V
表面贴装：YES技术：CMOS
温度等级：AUTOMOTIVE端子面层：Tin (Sn)
端子形式：GULL WING端子节距：0.95 mm
端子位置：DUAL处于峰值回流温度下的最长时间：30
触发器类型：POSITIVE EDGE宽度：1.5 mm
最小 fmax：200 MHzBase Number Matches：1

74LVC1G175GV 数据手册

 浏览型号74LVC1G175GV的Datasheet PDF文件第2页浏览型号74LVC1G175GV的Datasheet PDF文件第3页浏览型号74LVC1G175GV的Datasheet PDF文件第4页浏览型号74LVC1G175GV的Datasheet PDF文件第5页浏览型号74LVC1G175GV的Datasheet PDF文件第6页浏览型号74LVC1G175GV的Datasheet PDF文件第7页 
74LVC1G175  
Single D-type flip-flop with reset; positive-edge trigger  
Rev. 01 — 18 October 2004  
Product data sheet  
1. General description  
The 74LVC1G175 is a high-performance, low-voltage, Si-gate CMOS device, superior  
to most advanced CMOS compatible TTL families.  
The input can be driven from either 3.3 V or 5 V devices. This feature allows the use of  
this device in a mixed 3.3 V and 5 V environment.  
This device is fully specified for partial power-down applications using Ioff. The Ioff circuitry  
disables the output, preventing the damaging backflow current through the device when  
it is powered down.  
The 74LVC1G175 is a single positive edge triggered D-type flip-flop with individual  
data (D) input, clock (CP) input, master reset (MR) input, and Q output.  
The master reset (MR) is an asynchronous active LOW input and operate independently  
of the clock input. Information on the data input is transferred to the Q output on the  
LOW-to-HIGH transition of the clock pulse. The D input must be stable one set-up time  
prior to the LOW-to-HIGH clock transition, for predictable operation.  
Schmitt-trigger action at all inputs makes the circuit highly tolerant to slower input rise and  
fall times.  
2. Features  
■ Wide supply voltage range from 1.65 V to 5.5 V  
■ 5 V tolerant inputs for interfacing with 5 V logic  
■ High noise immunity  
■ Complies with JEDEC standard:  
◆ JESD8-7 (1.65 V to 1.95 V)  
◆ JESD8-5 (2.3 V to 2.7 V)  
◆ JESD8B/JESD36 (2.7 V to 3.6 V).  
■ ±24 mA output drive (VCC = 3.0 V)  
■ ESD protection:  
◆ HBM EIA/JESD22-A114-B exceeds 2000 V  
◆ MM EIA/JESD22-A115-A exceeds 200 V.  
■ CMOS low power consumption  
■ Latch-up performance exceeds 250 mA  
■ Direct interface with TTL levels  
■ Inputs accept voltages up to 5 V  
■ Multiple package options  
■ Specified from −40 °C to +85 °C and −40 °C to +125 °C.  
1234567...17

中文翻译

下载PDF

74LVC1G175GV 替代型号

型号 品牌 替代类型 描述 数据表
74LVC1G175GV NEXPERIA

功能相似

 Single D-type flip-flop with reset; positive-edge triggerProduction

与74LVC1G175GV相关器件

型号 品牌 获取价格 描述 数据表
74LVC1G175GV,125 NXP

获取价格

 		74LVC1G175 - Single D-type flip-flop with reset; positive edge trigger TSOP 6-Pin
74LVC1G175GV-Q100 NEXPERIA

获取价格

 		Single D-type flip-flop with reset; positive-edge trigger
74LVC1G175GV-Q100H NXP

获取价格

 		74LVC1G175-Q100 - Single D-type flip-flop with reset; positive-edge trigger TSOP 6-Pin
74LVC1G175GW NEXPERIA

获取价格

 		Single D-type flip-flop with reset; positive-edge triggerProduction
74LVC1G175GW NXP

获取价格

 		Single D-type flip-flop with reset; positive-edge trigger
74LVC1G175GW PHILIPS

获取价格

 		D Flip-Flop, 1-Func, Positive Edge Triggered, CMOS, PDSO6
74LVC1G175GW.125 NXP

获取价格

 		Single D-type flip-flop with reset; positive-edge trigger
74LVC1G175GW-Q100 NXP

获取价格

 		IC D FLIP-FLOP, FF/Latch
74LVC1G175GW-Q100 NEXPERIA

获取价格

 		Single D-type flip-flop with reset; positive-edge trigger
74LVC1G175GW-Q100H NXP

获取价格

 		74LVC1G175-Q100 - Single D-type flip-flop with reset; positive-edge trigger TSSOP 6-Pin

与74LVC1G175GV相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证