Datasheet > 逻辑 > 栅极> 74LVC1G11GWG

74LVC1G11GWG

更新时间： 2024-11-20 13:04:59

品牌	Logo	应用领域
恩智浦 - NXP		/
页数	文件大小	规格书
14页	77K
描述
LVC/LCX/Z SERIES, 3-INPUT AND GATE, PDSO6

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

74LVC1G11GWG 技术参数

生命周期：	Obsolete	包装说明：	TSSOP,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.58	系列：	LVC/LCX/Z
JESD-30 代码：	R-PDSO-G6	长度：	2 mm
逻辑集成电路类型：	AND GATE	功能数量：	1
输入次数：	3	端子数量：	6
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
传播延迟（tpd）：	21.5 ns	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	1.65 V
标称供电电压 (Vsup)：	1.8 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	宽度：	1.25 mm
Base Number Matches：	1

74LVC1G11

Single 3-input AND gate

Rev. 04 — 1 August 2007

Product data sheet

1. General description

The 74LVC1G11 provides a single 3-input AND gate.

The input can be driven from either 3.3 V or 5 V devices. This feature allows the use of

this device in a mixed 3.3 V and 5 V environment.

Schmitt-trigger action at all inputs makes the circuit highly tolerant to slower input rise and

fall time.

This device is fully speciﬁed for partial power-down applications using I_OFF

The I_OFFcircuitry disables the output, preventing the damaging backﬂow current through

the device when it is powered down.

2. Features

■ Wide supply voltage range from 1.65 V to 5.5 V

■ 5 V tolerant inputs for interfacing with 5 V logic

■ High noise immunity

■ Complies with JEDEC standard:

◆ JESD8-7 (1.65 V to 1.95 V)

◆ JESD8-5 (2.3 V to 2.7 V)

◆ JESD8-B/JESD36 (2.7 V to 3.6 V)

■ ±24 mA output drive (V_CC= 3.0 V)

■ ESD protection:

◆ HBM JESD22-A114E exceeds 2000 V

◆ MM JESD22-A115-A exceeds 200 V

■ CMOS low power consumption

■ Latch-up performance exceeds 250 mA

■ Direct interface with TTL levels

■ Multiple package options

■ Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C

12 3 4 5 6 7...14

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
74LVC1G11GW-Q100	NEXPERIA	获取价格	Single 3-input AND gate
74LVC1G11GW-Q100,125	NXP	获取价格	AND Gate, LVC/LCX/Z Series, 1-Func, 3-Input, CMOS, PDSO6
74LVC1G11GX	NEXPERIA	获取价格	Single 3-input AND gateProduction
74LVC1G11-Q100	NEXPERIA	获取价格	Single 3-input AND gate
74LVC1G11W6	DIODES	获取价格	SINGLE 3 INPUT POSITIVE AND GATE
74LVC1G11W6-7	DIODES	获取价格	SINGLE 3 INPUT POSITIVE AND GATE
74LVC1G123	NXP	获取价格	Single retriggerable monostable multivibrator
74LVC1G123DC	NXP	获取价格	Single retriggerable monostable multivibrator
74LVC1G123DC	NEXPERIA	获取价格	Single retriggerable monostable multivibrator; Schmitt trigger inputsProduction
74LVC1G123DC-Q100	NEXPERIA	获取价格	Single retriggerable monostable multivibrator Schmitt trigger inputs