5秒后页面跳转
捷配首页

Datasheet > 74LVC16373ADGG-Q100
74LVC16373ADGG-Q100 PDF预览

74LVC16373ADGG-Q100

更新时间： 2024-11-27 01:00:55
品牌 Logo 应用领域
安世 - NEXPERIA 驱动光电二极管逻辑集成电路
页数 文件大小 规格书
15页 252K
描述
16-bit D-type transparent latch with 5 V tolerant inputs/outputs; 3-state

阅读下载

中文翻译

获取价格

74LVC16373ADGG-Q100 技术参数

是否Rohs认证： 符合生命周期：Active
包装说明：TSSOP-48Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.59
其他特性：SEIGHT-HGT NOM系列：LVC/LCX/Z
JESD-30 代码：R-PDSO-G48JESD-609代码：e4
长度：12.5 mm逻辑集成电路类型：BUS DRIVER
湿度敏感等级：1位数：8
功能数量：2端口数量：2
端子数量：48最高工作温度：125 °C
最低工作温度：-40 °C输出特性：3-STATE
输出极性：TRUE封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：NOT SPECIFIED
传播延迟（tpd）：14.4 ns筛选级别：AEC-Q100
座面最大高度：1.2 mm最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：1.2 V标称供电电压 (Vsup)：1.8 V
表面贴装：YES技术：CMOS
温度等级：AUTOMOTIVE端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：GULL WING端子节距：0.5 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：6.1 mmBase Number Matches：1

74LVC16373ADGG-Q100 数据手册

 浏览型号74LVC16373ADGG-Q100的Datasheet PDF文件第2页浏览型号74LVC16373ADGG-Q100的Datasheet PDF文件第3页浏览型号74LVC16373ADGG-Q100的Datasheet PDF文件第4页浏览型号74LVC16373ADGG-Q100的Datasheet PDF文件第5页浏览型号74LVC16373ADGG-Q100的Datasheet PDF文件第6页浏览型号74LVC16373ADGG-Q100的Datasheet PDF文件第7页 
74LVC16373A-Q100;  
74LVCH16373A-Q100  
16-bit D-type transparent latch with 5 V tolerant  
inputs/outputs; 3-state  
Rev. 3 — 15 February 2019  
Product data sheet  
1. General description  
The 74LVC16373A-Q100 and 74LVCH16373A-Q100 are 16-bit D-type transparent latches  
featuring separate D-type inputs with bus hold (74LVCH16373A-Q100 only) for each latch and  
3-state outputs for bus-oriented applications. One Latch Enable (LE) input and one Output Enable  
(OE) are provided for each octal. Inputs can be driven from either 3.3 V or 5 V devices. When  
disabled, up to 5.5 V can be applied to the outputs. These features allow the use of these devices  
in mixed 3.3 V and 5 V applications.  
The device consists of two sections of eight D-type transparent latches with 3-state true outputs.  
When LE is HIGH, data at the Dn inputs enter the latches. In this condition, the latches are  
transparent, that is, the latch outputs change each time its corresponding D-input changes. The  
latches store the information that was present at the D-inputs one set-up time (tsu) preceding the  
HIGH-to-LOW transition of LE. When OE is LOW, the contents of the eight latches are available at  
the outputs. When OE is HIGH, the outputs go to the high impedance OFF-state. Operation of the  
OE input does not affect the state of the latches. Bus hold on the data inputs eliminates the need  
for external pull-up resistors to hold unused inputs.  
This product has been qualified to the Automotive Electronics Council (AEC) standard Q100  
(Grade 1) and is suitable for use in automotive applications.  
2. Features and benefits  
•
Automotive product qualification in accordance with AEC-Q100 (Grade 1)  
Specified from -40 °C to +85 °C and from -40 °C to +125 °C  
•
•
•
•
•
•
•
•
•
•
5 V tolerant inputs/outputs for interfacing with 5 V logic  
Wide supply voltage range from 1.2 V to 3.6 V  
CMOS low power consumption  
Multibyte flow-through standard pinout architecture  
Multiple low inductance supply pins for minimum noise and ground bounce  
Direct interface with TTL levels  
All data inputs have bus hold (74LVCH16373A-Q100 only)  
High-impedance when VCC = 0 V  
Complies with JEDEC standard:  
•
•
•
JESD8-7A (1.65 V to 1.95 V)  
JESD8-5A (2.3 V to 2.7 V)  
JESD8-C/JESD36 (2.7 V to 3.6 V)  
•
ESD protection:  
•
•
•
•
MIL-STD-883, method 3015 exceeds 2000 V  
HBM JESD22-A114F exceeds 2000 V  
MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 Ω)  
CDM ANSI/ESDA/Jedec JS-002 exceeds 1000 V  
 
 
1234567...15

中文翻译

下载PDF

与74LVC16373ADGG-Q100相关器件

型号 品牌 获取价格 描述 数据表
74LVC16373ADGGRG4 TI

获取价格

 		16-BIT TRANSPARENT D-TYPE LATCH WITH 3-STATE OUTPUTS
74LVC16373ADGG-T NXP

获取价格

 		IC LVC/LCX/Z SERIES, DUAL 8-BIT DRIVER, TRUE OUTPUT, PDSO48, 6.10 MM, PLASTIC, SOT-362-1,
74LVC16373ADG-T NXP

获取价格

 		IC LVC/LCX/Z SERIES, DUAL 8-BIT DRIVER, TRUE OUTPUT, PDSO48, Bus Driver/Transceiver
74LVC16373ADGV NEXPERIA

获取价格

 		16-bit D-type transparent latch with 5 V tole
74LVC16373ADGV-Q100 NEXPERIA

获取价格

 		16-bit D-type transparent latch with 5 V tolerant inputs/outputs; 3-state
74LVC16373ADGVRE4 TI

获取价格

 		16-BIT TRANSPARENT D-TYPE LATCH WITH 3-STATE OUTPUTS
74LVC16373ADGVRG4 TI

获取价格

 		16-BIT TRANSPARENT D-TYPE LATCH WITH 3-STATE OUTPUTS
74LVC16373ADL NXP

获取价格

 		16-bit D-type transparent latch with 5 V tolerant inputs/outputs; 3-state
74LVC16373ADL,112 NXP

获取价格

 		74LVC(H)16373A - 16-bit D-type transparent latch with 5 V tolerant inputs/outputs; 3-state
74LVC16373ADL,118 NXP

获取价格

 		74LVC(H)16373A - 16-bit D-type transparent latch with 5 V tolerant inputs/outputs; 3-state

与74LVC16373ADGG-Q100相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证