Datasheet > 逻辑 > 栅极> 74LVC02ABQ

74LVC02ABQ

更新时间： 2024-11-25 12:27:39

品牌	Logo	应用领域
恩智浦 - NXP		/
页数	文件大小	规格书
14页	164K
描述
Quad 2-input NOR gate

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC02ABQ 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	QFN
包装说明：	2.50 X 3 MM, 0.85 MM, PLASTIC, MO-241, SOT762-1, DHVQFN-14	针数：	14
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.32	系列：	LVC/LCX/Z
JESD-30 代码：	R-PQCC-N14	JESD-609代码：	e4
长度：	3 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	NOR GATE	最大I（ol）：	0.024 A
湿度敏感等级：	1	功能数量：	4
输入次数：	2	端子数量：	14
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	HVQCCN
封装等效代码：	LCC14,.1X.12,20	封装形状：	RECTANGULAR
封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	包装方法：	TAPE AND REEL
峰值回流温度（摄氏度）：	260	电源：	3.3 V
Prop。Delay @ Nom-Sup：	5.5 ns	传播延迟（tpd）：	10.1 ns
认证状态：	Not Qualified	施密特触发器：	NO
座面最大高度：	1 mm	子类别：	Gates
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	1.65 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	NICKEL PALLADIUM GOLD	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	30	宽度：	2.5 mm
Base Number Matches：	1

74LVC02ABQ 数据手册

74LVC02A

Quad 2-input NOR gate

Rev. 8 — 16 November 2011

Product data sheet

1. General description

The 74LVC02A provides four 2-input NOR gates.

Inputs can be driven from either 3.3 V or 5 V devices. This feature allows the use of these

devices as translators in mixed 3.3 V and 5 V applications.

2. Features and benefits

 5 V tolerant inputs for interfacing with 5 V logic

 Wide supply voltage range from 1.2 V to 3.6 V

 CMOS low power consumption

 Direct interface with TTL levels

 Complies with JEDEC standard:

 JESD8-7A (1.65 V to 1.95 V)

 JESD8-5A (2.3 V to 2.7 V)

 JESD8-C/JESD36 (2.7 V to 3.6 V)

 ESD protection:

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-B exceeds 200 V

 CDM JESD22-C101E exceeds 1000 V

 Specified from 40 C to +85 C and 40 C to +125 C

3. Ordering information

Table 1.

Ordering information

Type number

Package

Temperature range Name

Description

Version

74LVC02AD

40 C to +125 C

SO14

plastic small outline package; 14 leads;

body width 3.9 mm

SOT108-1

74LVC02ADB

40 C to +125 C

SSOP14

TSSOP14

plastic shrink small outline package; 14 leads;

body width 5.3 mm

SOT337-1

SOT402-1

74LVC02APW 40 C to +125 C

74LVC02ABQ 40 C to +125 C

plastic thin shrink small outline package; 14 leads;

body width 4.4 mm

DHVQFN14 plastic dual in-line compatible thermal enhanced very SOT762-1

thin quad flat package; no leads; 14 terminals;

body 2.5  3  0.85 mm

12 3 4 5 6 7...14

中文翻译

下载PDF

与74LVC02ABQ相关器件

型号	品牌	获取价格	描述	数据表
74LVC02ABQ-Q100	NEXPERIA	获取价格	Quad 2-input NOR gate
74LVC02ABQ-Q100X	NXP	获取价格	74LVC02A-Q100 - Quad 2-input NOR gate QFN 14-Pin
74LVC02AD	NXP	获取价格	Quad 2-input NOR gate
74LVC02AD	NEXPERIA	获取价格	Quad 2-input NOR gateProduction
74LVC02AD112	NXP	获取价格	Quad 2-input NOR gate
74LVC02ADB	NXP	获取价格	Quad 2-input NOR gate
74LVC02ADB-T	ETC	获取价格	Quad 2-input NOR Gate
74LVC02AD-Q100	NEXPERIA	获取价格	Quad 2-input NOR gate
74LVC02ADR2G	ONSEMI	获取价格	Low-Voltage CMOS Quad 2-Input NAND Gate
74LVC02AD-T	ETC	获取价格	Quad 2-input NOR Gate

与74LVC02ABQ相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

40
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

32
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

60
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

56

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC02ABQ

74LVC02ABQ 技术参数

74LVC02ABQ 数据手册

与74LVC02ABQ相关器件

与74LVC02ABQ相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC02ABQ

74LVC02ABQ 技术参数

74LVC02ABQ 数据手册

与74LVC02ABQ相关器件

与74LVC02ABQ相关文章

您还可以找

您在本页遇到什么问题？