5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> 74LS279PCQR
74LS279PCQR PDF预览

74LS279PCQR

更新时间： 2024-11-17 13:02:39
品牌 Logo 应用领域
飞兆/仙童 - FAIRCHILD 逻辑集成电路
页数 文件大小 规格书
4页 51K
描述
R-S Latch, 4-Func, 1-Bit, TTL, PDIP16,

阅读下载

中文翻译

获取价格

74LS279PCQR 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete包装说明：DIP, DIP16,.3
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.83JESD-30 代码：R-PDIP-T16
JESD-609代码：e0逻辑集成电路类型：R-S LATCH
位数：1功能数量：4
端子数量：16最高工作温度：70 °C
最低工作温度：封装主体材料：PLASTIC/EPOXY
封装代码：DIP封装等效代码：DIP16,.3
封装形状：RECTANGULAR封装形式：IN-LINE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：5 V
子类别：FF/Latches标称供电电压 (Vsup)：5 V
表面贴装：NO技术：TTL
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
Base Number Matches：1

74LS279PCQR 数据手册

 浏览型号74LS279PCQR的Datasheet PDF文件第2页浏览型号74LS279PCQR的Datasheet PDF文件第3页浏览型号74LS279PCQR的Datasheet PDF文件第4页 
August 1986  
Revised March 2000  
DM74LS279  
Quad S-R Latch  
General Description  
The DM74LS279 consists of four individual and indepen-  
dent Set-Reset Latches with active low inputs. Two of the  
four latches have an additional S input ANDed with the pri-  
mary S input. A LOW on any S input while the R input is  
HIGH will be stored in the latch and appear on the corre-  
sponding Q output as a HIGH. A LOW on the R input while  
the S input is HIGH will clear the Q output to a LOW. Simul-  
taneous transition of the R and S inputs from LOW-to-  
HIGH will cause the Q output to be indeterminate. Both  
inputs are voltage level triggered and are not affected by  
transition time of the input data.  
Ordering Code:  
Order Number Package Number  
Package Description  
DM74LS279M  
DM74LS279N  
M16A  
N16E  
16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow  
16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide  
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.  
Connection Diagram  
Function Table  
Inputs  
S (Note 1)  
Output  
R
L
Q
L
L
H (Note 2)  
H
L
H
L
H
H
H
Q0  
H = HIGH Level  
L = LOW Level  
Q
= The Level of Q before the indicated input conditions were established.  
0
Note 1: For latches with double S inputs:  
H = both S inputs HIGH  
L = one or both S inputs LOW  
Note 2: This output level is pseudo stable; that is, it may not persist when  
the S and R inputs return to their inactive (HIGH) level.  
© 2000 Fairchild Semiconductor Corporation  
DS006420  
www.fairchildsemi.com  
1234

中文翻译

下载PDF

与74LS279PCQR相关器件

型号 品牌 获取价格 描述 数据表
74LS279SC FAIRCHILD

获取价格

 		R-S Latch, 4-Func, 1-Bit, TTL, PDSO16
74LS27DC ROCHESTER

获取价格

 		NOR Gate
74LS27DCQR FAIRCHILD

获取价格

 		NOR Gate, TTL, CDIP14,
74LS27DR TI

获取价格

 		LS SERIES, TRIPLE 3-INPUT NOR GATE, PDSO14
74LS27FC ROCHESTER

获取价格

 		NOR Gate
74LS27FCQM ROCHESTER

获取价格

 		NOR Gate
74LS27FCQR ROCHESTER

获取价格

 		暂无描述
74LS27FN TI

获取价格

 		LS SERIES, TRIPLE 3-INPUT NOR GATE, PQCC20
74LS27N TI

获取价格

 		IC LS SERIES, TRIPLE 3-INPUT NOR GATE, PDIP14, Gate
74LS27N RAYTHEON

获取价格

 		NOR Gate, TTL, PDIP14,

与74LS279PCQR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证