74HC74DG

更新时间： 2024-11-11 04:28:55

品牌	Logo	应用领域
安森美 - ONSEMI		触发器锁存器逻辑集成电路光电二极管栅
页数	文件大小	规格书
8页	133K
描述
Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HC74DG 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	SOP, SOP14,.25	针数：	14
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.02	系列：	HC/UH
JESD-30 代码：	R-PDSO-G14	JESD-609代码：	e3
长度：	8.65 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	D FLIP-FLOP	最大频率@ Nom-Sup：	20000000 Hz
最大I（ol）：	0.004 A	位数：	1
功能数量：	2	端子数量：	14
最高工作温度：	125 °C	最低工作温度：	-55 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP14,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
包装方法：	RAIL	峰值回流温度（摄氏度）：	260
电源：	2/6 V	传播延迟（tpd）：	150 ns
认证状态：	Not Qualified	座面最大高度：	1.75 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	6 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	3 V
表面贴装：	YES	技术：	CMOS
温度等级：	MILITARY	端子面层：	MATTE TIN
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	40
触发器类型：	POSITIVE EDGE	宽度：	3.9 mm
Base Number Matches：	1

74HC74DG 数据手册

74HC74

Dual D Flip−Flop with Set

and Reset

High−Performance Silicon−Gate CMOS

The 74HC74 is identical in pinout to the LS74. The device inputs are

compatible with standard CMOS outputs; with pullup resistors, they

are compatible with LSTTL outputs.

This device consists of two D flip−flops with individual Set, Reset,

and Clock inputs. Information at a D−input is transferred to the

corresponding Q output on the next positive going edge of the clock

input. Both Q and Q outputs are available from each flip−flop. The Set

and Reset inputs are asynchronous.

http://onsemi.com

MARKING

DIAGRAMS

SOIC−14

D SUFFIX

CASE 751A

HC74G

AWLYWW

Features

• Output Drive Capability: 10 LSTTL Loads

• Outputs Directly Interface to CMOS, NMOS, and TTL

• Operating Voltage Range: 2.0 to 6.0 V

• Low Input Current: 1.0 mA

TSSOP−14

DT SUFFIX

CASE 948G

• High Noise Immunity Characteristic of CMOS Devices

• In Compliance with the JEDEC Standard No. 7A Requirements

• ESD Performance: HBM > 2000 V; Machine Model > 200 V

• Chip Complexity: 128 FETs or 32 Equivalent Gates

• Pb−Free Packages are Available

ALYW G

HC74

L, WL

= Device Code

= Assembly Location

= Wafer Lot

= Year

W, WW = Work Week

G or G

= Pb−Free Package

(Note: Microdot may be in either location)

ORDERING INFORMATION

See detailed ordering and shipping information in the package

dimensions section on page 4 of this data sheet.

Semiconductor Components Industries, LLC, 2007

Publication Order Number:

February, 2007 − Rev. 0

74HC74/D

12 3 4 5 6 7 8

中文翻译

下载PDF

与74HC74DG相关器件

型号	品牌	获取价格	描述	数据表
74HC74D-Q100	NEXPERIA	获取价格	Dual D-type flip-flop with set and reset; positive edge-trigger
74HC74DR2	ONSEMI	获取价格	Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS
74HC74DR2G	ONSEMI	获取价格	Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS
74HC74D-T	NXP	获取价格	Dual D-type flip-flop with set and reset; positive-edge trigger
74HC74DTR2	ONSEMI	获取价格	Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS
74HC74DTR2G	ONSEMI	获取价格	Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS
74HC74N	NXP	获取价格	Dual D-type flip-flop with set and reset; positive-edge trigger
74HC74N,652	NXP	获取价格	74HC74N
74HC74N652	NXP	获取价格	Dual D-type flip-flop with set and reset; positive edge-trigger
74HC74N-B	PHILIPS	获取价格	D Flip-Flop, 2-Func, Positive Edge Triggered, CMOS, PDIP14

与74HC74DG相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

23
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

7
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

8
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

31

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC74DG

74HC74DG 技术参数

74HC74DG 数据手册

与74HC74DG相关器件

与74HC74DG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC74DG

74HC74DG 技术参数

74HC74DG 数据手册

与74HC74DG相关器件

与74HC74DG相关文章

您还可以找

您在本页遇到什么问题？