Datasheet > 74HC74D-Q100

74HC74D-Q100

更新时间： 2024-09-24 01:08:35

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路触发器
页数	文件大小	规格书
19页	798K
描述
Dual D-type flip-flop with set and reset; positive edge-trigger

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HC74D-Q100 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	SOP,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.24
系列：	HC/UH	JESD-30 代码：	R-PDSO-G14
JESD-609代码：	e4	长度：	8.65 mm
逻辑集成电路类型：	D FLIP-FLOP	湿度敏感等级：	1
位数：	1	功能数量：	2
端子数量：	14	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	传播延迟（tpd）：	265 ns
筛选级别：	AEC-Q100	座面最大高度：	1.75 mm
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Nickel/Palladium/Gold/Silver (Ni/Pd/Au/Ag)	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	POSITIVE EDGE
宽度：	3.9 mm	最小 fmax：	18 MHz

74HC74D-Q100 数据手册

74HC74-Q100; 74HCT74-Q100

Dual D-type flip-flop with set and reset; positive edge-trigger

Rev. 3 — 4 December 2015

Product data sheet

1. General description

The 74HC74-Q100; 74HCT74-Q100 are dual positive edge triggered D-type flip-flop with

individual data (nD), clock (nCP), set (nSD) and reset (nRD) inputs, and complementary

nQ and nQ outputs. Data at the nD-input, that meets the set-up and hold time

requirements on the LOW-to-HIGH clock transition, will be stored in the flip-flop and

appear at the nQ output. The Schmitt-trigger action in the clock input, makes the circuit

highly tolerant to slower clock rise and fall times. Inputs include clamp diodes. This

enables the use of current limiting resistors to interface inputs to voltages in excess of

V_CC

This product has been qualified to the Automotive Electronics Council (AEC) standard

Q100 (Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

 Automotive product qualification in accordance with AEC-Q100 (Grade 1)

 Specified from 40 C to +85 C and from 40 C to +125 C

 Input levels:

 For 74HC74-Q100: CMOS level

 For 74HCT74-Q100: TTL level

 Symmetrical output impedance

 Low power dissipation

 High noise immunity

 Balanced propagation delays

 Specified in compliance with JEDEC standard no. 7A

 ESD protection:

 MIL-STD-883, method 3015 exceeds 2000 V

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 )

 Multiple package options

12 3 4 5 6 7...19

中文翻译

下载PDF

与74HC74D-Q100相关器件

型号	品牌	获取价格	描述	数据表
74HC74DR2	ONSEMI	获取价格	Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS
74HC74DR2G	ONSEMI	获取价格	Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS
74HC74D-T	NXP	获取价格	Dual D-type flip-flop with set and reset; positive-edge trigger
74HC74DTR2	ONSEMI	获取价格	Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS
74HC74DTR2G	ONSEMI	获取价格	Dual D Flip−Flop with Set and Reset High−Performance Silicon−Gate CMOS
74HC74N	NXP	获取价格	Dual D-type flip-flop with set and reset; positive-edge trigger
74HC74N,652	NXP	获取价格	74HC74N
74HC74N652	NXP	获取价格	Dual D-type flip-flop with set and reset; positive edge-trigger
74HC74N-B	PHILIPS	获取价格	D Flip-Flop, 2-Func, Positive Edge Triggered, CMOS, PDIP14
74HC74N-Q100U	NXP	获取价格	暂无描述

与74HC74D-Q100相关文章

SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

4
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

6
摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

78
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

68

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC74D-Q100

74HC74D-Q100 技术参数

74HC74D-Q100 数据手册

与74HC74D-Q100相关器件

与74HC74D-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC74D-Q100

74HC74D-Q100 技术参数

74HC74D-Q100 数据手册

与74HC74D-Q100相关器件

与74HC74D-Q100相关文章

您还可以找

您在本页遇到什么问题？