Datasheet > 74HC175PW-Q100

74HC175PW-Q100

更新时间： 2024-11-02 19:52:19

品牌	Logo	应用领域
恩智浦 - NXP		光电二极管逻辑集成电路触发器
页数	文件大小	规格书
18页	160K
描述
IC D FLIP-FLOP, FF/Latch

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HC175PW-Q100 技术参数

生命周期：	Transferred	包装说明：	TSSOP,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.58	系列：	HC/UH
JESD-30 代码：	R-PDSO-G16	长度：	5 mm
逻辑集成电路类型：	D FLIP-FLOP	位数：	4
功能数量：	1	端子数量：	16
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	传播延迟（tpd）：	265 ns
筛选级别：	AEC-Q100	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	触发器类型：	POSITIVE EDGE
宽度：	4.4 mm	最小 fmax：	24 MHz
Base Number Matches：	1

74HC175PW-Q100 数据手册

74HC175-Q100; 74HCT175-Q100

Quad D-type flip-flop with reset; positive-edge trigger

Rev. 1 — 19 May 2014

Product data sheet

1. General description

The 74HC175-Q100; 74HCT175-Q100 are quad positive edge-triggered D-type flip-flops

with individual data inputs (Dn) and both Qn and Qn outputs. The common clock (CP) and

master reset (MR) inputs load and reset all flip-flops simultaneously. The D-input that

meets the set-up and hold time requirements on the LOW-to-HIGH clock transition is

stored in the flip-flop and appears at the Q output. A LOW on MR causes the flip-flops and

outputs to be reset LOW.

The device is useful for applications where both the true and complement outputs are

required and the clock and master reset are common to all storage elements.

This product has been qualified to the Automotive Electronics Council (AEC) standard

Q100 (Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

 Automotive product qualification in accordance with AEC-Q100 (Grade 1)

 Specified from 40 C to +85 C and from 40 C to +125 C

 Input levels:

 For 74HC175-Q100: CMOS level

 For 74HCT175-Q100: TTL level

 Four edge-triggered D-type flip-flops

 Asynchronous master reset

 Complies with JEDEC standard no. 7A

 ESD protection:

 MIL-STD-883, method 3015 exceeds 2000 V

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 )

 Multiple package options

12 3 4 5 6 7...18

中文翻译

下载PDF

与74HC175PW-Q100相关器件

型号	品牌	获取价格	描述	数据表
74HC175PW-T	NXP	获取价格	IC HC/UH SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, 4.40 M
74HC175-Q100	NEXPERIA	获取价格	Quad D-type flip-flop with reset; positive-edge trigger
74HC181	NXP	获取价格	4-bit arithmetic logic unit
74HC181D	NXP	获取价格	4-bit arithmetic logic unit
74HC181DB	NXP	获取价格	暂无描述
74HC181DB-T	NXP	获取价格	IC HC/UH SERIES, 4-BIT ARITHMETIC LOGIC UNIT, PDSO24, Arithmetic Circuit
74HC181D-T	ETC	获取价格	Fixed Point ALU
74HC181N	NXP	获取价格	4-bit arithmetic logic unit
74HC181N3	NXP	获取价格	4-bit arithmetic logic unit
74HC181NB	NXP	获取价格	IC HC/UH SERIES, 4-BIT ARITHMETIC LOGIC UNIT, PDIP24, Arithmetic Circuit

与74HC175PW-Q100相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

4
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

2
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

23
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

24

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC175PW-Q100

74HC175PW-Q100 技术参数

74HC175PW-Q100 数据手册

与74HC175PW-Q100相关器件

与74HC175PW-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC175PW-Q100

74HC175PW-Q100 技术参数

74HC175PW-Q100 数据手册

与74HC175PW-Q100相关器件

与74HC175PW-Q100相关文章

您还可以找

您在本页遇到什么问题？