Datasheet > 74HC165DB,112

74HC165DB,112

更新时间： 2024-11-02 14:20:51

品牌	Logo	应用领域
恩智浦 - NXP		/
页数	文件大小	规格书
22页	121K
描述
74HC(T)165 - 8-bit parallel-in/serial-out shift register SSOP1 16-Pin

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HC165DB,112 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	SSOP1	包装说明：	SSOP, SSOP16,.3
针数：	16	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	7.75
Is Samacsys：	N	其他特性：	CLOCK INHIBIT
计数方向：	RIGHT	系列：	HC/UH
JESD-30 代码：	R-PDSO-G16	JESD-609代码：	e4
长度：	6.2 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	PARALLEL IN SERIAL OUT	最大频率@ Nom-Sup：	24000000 Hz
湿度敏感等级：	1	位数：	8
功能数量：	1	端子数量：	16
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	SSOP	封装等效代码：	SSOP16,.3
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	电源：	2/6 V
传播延迟（tpd）：	250 ns	认证状态：	Not Qualified
座面最大高度：	2 mm	子类别：	Shift Registers
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	触发器类型：	POSITIVE EDGE
宽度：	5.3 mm	最小 fmax：	20 MHz
Base Number Matches：	1

74HC165DB,112 数据手册

74HC165; 74HCT165

8-bit parallel-in/serial out shift register

Rev. 03 — 14 March 2008

Product data sheet

1. General description

The 74HC165; 74HCT165 are high-speed Si-gate CMOS devices that comply with

JEDEC standard no. 7A. They are pin compatible with Low-power Schottky TTL (LSTTL).

The 74HC165; 74HCT165 are 8-bit parallel-load or serial-in shift registers with

complementary serial outputs (Q7 and Q7) available from the last stage. When the

parallel load (PL) input is LOW, parallel data from the D0 to D7 inputs are loaded into the

When PL is HIGH, data enters the register serially at the DS input and shifts one place to

the right (Q0 → Q1 → Q2, etc.) with each positive-going clock transition. This feature

allows parallel-to-serial converter expansion by tying the Q7 output to the DS input of the

succeeding stage.

The clock input is a gated-OR structure which allows one input to be used as an active

LOW clock enable (CE) input. The pin assignment for the CP and CE inputs is arbitrary

and can be reversed for layout convenience. The LOW-to-HIGH transition of input CE

should only take place while CP HIGH for predictable operation. Either the CP or the CE

should be HIGH before the LOW-to-HIGH transition of PL to prevent shifting the data

when PL is activated.

2. Features

I Asynchronous 8-bit parallel load

I Synchronous serial input

I Complies with JEDEC standard no. 7A

I ESD protection:

N HBM JESD22-A114E exceeds 2000 V

N MM JESD22-A115-A exceeds 200 V

I Speciﬁed from −40 °C to +85 °C and from −40 °C to +125 °C

3. Applications

I Parallel-to-serial data conversion

12 3 4 5 6 7...22

中文翻译

下载PDF

与74HC165DB,112相关器件

型号	品牌	获取价格	描述	数据表
74HC165DB-T	NXP	获取价格	IC HC/UH SERIES, 8-BIT RIGHT PARALLEL IN SERIAL OUT SHIFT REGISTER, COMPLEMENTARY OUTPUT,
74HC165D-Q100	NEXPERIA	获取价格	8-bit parallel-in/serial out shift register
74HC165N	NXP	获取价格	8-bit parallel-in/serial-out shift register
74HC165N,652	NXP	获取价格	74HC165N
74HC165NB	NXP	获取价格	IC HC/UH SERIES, 8-BIT RIGHT PARALLEL IN SERIAL OUT SHIFT REGISTER, COMPLEMENTARY OUTPUT,
74HC165PW	NXP	获取价格	8-bit parallel-in/serial-out shift register
74HC165PW	NEXPERIA	获取价格	8-bit parallel-in/serial out shift registerProduction
74HC165PW,112	NXP	获取价格	74HC(T)165 - 8-bit parallel-in/serial-out shift register TSSOP 16-Pin
74HC165PW,118	NXP	获取价格	74HC(T)165 - 8-bit parallel-in/serial-out shift register TSSOP 16-Pin
74HC165PW-Q100	NEXPERIA	获取价格	8-bit parallel-in/serial out shift register

与74HC165DB,112相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

4
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

2
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

23
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

24

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC165DB,112

74HC165DB,112 技术参数

74HC165DB,112 数据手册

与74HC165DB,112相关器件

与74HC165DB,112相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC165DB,112

74HC165DB,112 技术参数

74HC165DB,112 数据手册

与74HC165DB,112相关器件

与74HC165DB,112相关文章

您还可以找

您在本页遇到什么问题？