74HC109PW

更新时间： 2024-11-15 22:45:55

品牌	Logo	应用领域
恩智浦 - NXP		触发器锁存器逻辑集成电路光电二极管
页数	文件大小	规格书
9页	69K
描述
Dual JK flip-flop with set and reset; positive-edge trigger

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

74HC109PW 技术参数

生命周期：	Obsolete	包装说明：	TSSOP,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.63	系列：	HC/UH
JESD-30 代码：	R-PDSO-G16	长度：	5 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	J-KBAR FLIP-FLOP
位数：	2	功能数量：	2
端子数量：	16	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
传播延迟（tpd）：	53 ns	认证状态：	Not Qualified
座面最大高度：	1.1 mm	最大供电电压 (Vsup)：	6 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
触发器类型：	POSITIVE EDGE	宽度：	4.4 mm
最小 fmax：	20 MHz	Base Number Matches：	1

INTEGRATED CIRCUITS

DATA SHEET

For a complete data sheet, please also download:

• The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications

• The IC06 74HC/HCT/HCU/HCMOS Logic Package Information

• The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines

74HC/HCT109

Dual JK flip-flop with set and reset;

positive-edge trigger

1997 Nov 25

Product speciﬁcation

Supersedes data of December 1990

File under Integrated Circuits, IC06

12 3 4 5 6 7...9

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
74HC109PW-T	NXP	获取价格	IC HC/UH SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO
74HC109-Q100	NEXPERIA	获取价格	Dual JK flip-flop with set and reset; positive-edge-trigger
74HC10D	NXP	获取价格	Triple 3-input NAND gate
74HC10D	NEXPERIA	获取价格	Triple 3-input NAND gateProduction
74HC10D,653	NXP	获取价格	74HC(T)10 - Triple 3-input NAND gate SOIC 14-Pin
74HC10D/T3	NXP	获取价格	IC HC/UH SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, SOP-14, Gate
74HC10DB	NXP	获取价格	Triple 3-input NAND gate
74HC10DB,112	NXP	获取价格	74HC(T)10 - Triple 3-input NAND gate SSOP1 14-Pin
74HC10DB,118	NXP	获取价格	74HC(T)10 - Triple 3-input NAND gate SSOP1 14-Pin
74HC10DB-T	NXP	获取价格	IC HC/UH SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, SSOP-14, Gate