5秒后页面跳转
| 是否无铅： | 不含铅 | 是否Rohs认证： | 符合 |
| 生命周期： | Transferred | 零件包装代码： | SOIC |
| 包装说明： | SOP, SOP16,.25 | 针数： | 16 |
| Reach Compliance Code： | unknown | ECCN代码： | EAR99 |
| HTS代码： | 8542.39.00.01 | 风险等级： | 7.69 |
| 系列： | HC/UH | JESD-30 代码： | R-PDSO-G16 |
| 长度： | 9.9 mm | 负载电容（CL）： | 50 pF |
| 逻辑集成电路类型： | J-KBAR FLIP-FLOP | 最大频率@ Nom-Sup： | 20000000 Hz |
| 最大I（ol）： | 0.004 A | 湿度敏感等级： | 1 |
| 位数： | 2 | 功能数量： | 2 |
| 端子数量： | 16 | 最高工作温度： | 125 °C |
| 最低工作温度： | -40 °C | 输出极性： | COMPLEMENTARY |
| 封装主体材料： | PLASTIC/EPOXY | 封装代码： | SOP |
| 封装等效代码： | SOP16,.25 | 封装形状： | RECTANGULAR |
| 封装形式： | SMALL OUTLINE | 峰值回流温度（摄氏度）： | 260 |
| 电源： | 2/6 V | 传播延迟（tpd）： | 265 ns |
| 认证状态： | Not Qualified | 座面最大高度： | 1.75 mm |
| 子类别： | FF/Latches | 最大供电电压 (Vsup)： | 6 V |
| 最小供电电压 (Vsup)： | 2 V | 标称供电电压 (Vsup)： | 4.5 V |
| 表面贴装： | YES | 技术： | CMOS |
| 温度等级： | AUTOMOTIVE | 端子面层： | NICKEL/PALLADIUM/GOLD (NI/PD/AU) |
| 端子形式： | GULL WING | 端子节距： | 1.27 mm |
| 端子位置： | DUAL | 处于峰值回流温度下的最长时间： | 30 |
| 触发器类型： | POSITIVE EDGE | 宽度： | 3.9 mm |
| 最小 fmax： | 24 MHz |
| 型号 | 品牌 | 替代类型 | 描述 | 数据表 |
| 74HCT112D | NEXPERIA |
类似代替  |
Dual JK flip-flop with set and reset; negative-edge triggerProduction |
|
| SN74HC109D | TI |
功能相似 |
DUAL J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET |
|
| CD74HC109M | TI |
功能相似 |
Dual J-K Flip-Flop with Set and Reset Positive-Edge Trigger |
|
| 型号 | 品牌 | 获取价格 | 描述 | 数据表 |
| 74HC109D,652 | NXP |
获取价格 |
74HC(T)109 - Dual JK flip-flop with set and reset; positive-edge trigger SOP 16-Pin |
|
| 74HC109D,653 | NXP |
获取价格 |
74HC(T)109 - Dual JK flip-flop with set and reset; positive-edge trigger SOP 16-Pin |
|
| 74HC109DB | NXP |
获取价格 |
Dual JK flip-flop with set and reset; positive-edge trigger |
|
| 74HC109DB,112 | NXP |
获取价格 |
74HC(T)109 - Dual JK flip-flop with set and reset; positive-edge trigger SSOP1 16-Pin |
|
| 74HC109DB,118 | NXP |
获取价格 |
74HC(T)109 - Dual JK flip-flop with set and reset; positive-edge trigger SSOP1 16-Pin |
|
| 74HC109DB-T | NXP |
获取价格 |
IC HC/UH SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO |
|
| 74HC109D-Q100 | NEXPERIA |
获取价格 |
Dual JK flip-flop with set and reset; positive-edge-trigger |
|
| 74HC109D-T | ETC |
获取价格 |
J-K-Type Flip-Flop |
|
| 74HC109N | NXP |
获取价格 |
Dual JK flip-flop with set and reset; positive-edge trigger |
|
| 74HC109N,652 | NXP |
获取价格 |
74HC(T)109 - Dual JK flip-flop with set and reset; positive-edge trigger DIP 16-Pin |
|
解析光耦仿真器：升级光耦合器技术的必要性
英伟达新一代Blackwell GPU过热问题致交付延迟
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
替代型号
如果您发现信息不准确，
