Datasheet > 74HC107N,652

74HC107N,652

更新时间： 2024-11-16 19:58:27

品牌	Logo	应用领域
恩智浦 - NXP		光电二极管逻辑集成电路触发器
页数	文件大小	规格书
19页	206K
描述
74HC107N

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HC107N,652 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	DIP	包装说明：	DIP, DIP14,.3
针数：	14	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	7.91
系列：	HC/UH	JESD-30 代码：	R-PDIP-T14
长度：	19.025 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	J-K FLIP-FLOP	最大频率@ Nom-Sup：	20000000 Hz
最大I（ol）：	0.004 A	位数：	2
功能数量：	2	端子数量：	14
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装等效代码：	DIP14,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
峰值回流温度（摄氏度）：	260	电源：	2/6 V
传播延迟（tpd）：	48 ns	认证状态：	Not Qualified
座面最大高度：	4.2 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	NICKEL/PALLADIUM/GOLD (NI/PD/AU)	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	触发器类型：	NEGATIVE EDGE
宽度：	7.62 mm	最小 fmax：	60 MHz
Base Number Matches：	1

74HC107N,652 数据手册

74HC107; 74HCT107

Dual JK flip-flop with reset; negative-edge trigger

Rev. 4 — 26 January 2015

Product data sheet

1. General description

The 74HC107; 74HCT107 is a dual negative edge triggered JK flip-flop featuring

individual J and K inputs, clock (CP) and reset (R) inputs and complementary Q and Q

outputs. The reset is an asynchronous active LOW input and operates independently of

the clock input. The J and K inputs control the state changes of the flip-flops as described

in the mode select function table. The J and K inputs must be stable one set-up time prior

to the HIGH-to-LOW clock transition for predictable operation. Inputs include clamp

diodes that enable the use of current limiting resistors to interface inputs to voltages in

excess of V_CC

2. Features and benefits

 Complies with JEDEC standard no. 7A

 Input levels:

 The 74HC107: CMOS levels

 The 74HCT107: TTL levels

 ESD protection:

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V

 Multiple package options

 Specified from 40 C to +85 C and from 40 C to +125 C

3. Ordering information

Table 1.

Ordering information

Type number

Package

Temperature range Name

Description

Version

74HC107N

74HCT107N

74HC107D

74HCT107D

74HC107DB

40 C to +125 C

DIP14

plastic dual in-line package; 14 leads (300 mil)

SOT27-1

40 C to +125 C

SO14

plastic small outline package; 14 leads; body width

3.9 mm

SOT108-1

SOT337-1

40 C to +125 C

SSOP14

plastic shrink small outline package; 14 leads; body

width 5.3 mm

74HC107PW

TSSOP14

plastic thin shrink small outline package; 14 leads; body SOT402-1

width 4.4 mm

12 3 4 5 6 7...19

中文翻译

下载PDF

与74HC107N,652相关器件

型号	品牌	获取价格	描述	数据表
74HC107NB	NXP	获取价格	暂无描述
74HC107PW	NXP	获取价格	Dual JK flip-flop with reset; negative-edge trigger
74HC107PW	NEXPERIA	获取价格	Dual JK flip-flop with reset; negative-edge triggerProduction
74HC107PW,118	NXP	获取价格	74HC(T)107 - Dual JK flip-flop with reset; negative-edge trigger TSSOP 14-Pin
74HC107PW-Q100	NXP	获取价格	IC J-K FLIP-FLOP, FF/Latch
74HC107PW-Q100	NEXPERIA	获取价格	Dual JK flip-flop with reset; negative-edge trigger
74HC107PW-Q100J	NXP	获取价格	74HC(T)107-Q100 - Dual JK flip-flop with reset; negative-edge trigger TSSOP 14-Pin
74HC107-Q100	NEXPERIA	获取价格	Dual JK flip-flop with reset; negative-edge trigger
74HC107U	NXP	获取价格	IC HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, UUC, DI
74HC109	NXP	获取价格	Dual JK flip-flop with set and reset; positive-edge trigger

与74HC107N,652相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

13
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

7
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

35
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

31

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC107N,652

74HC107N,652 技术参数

74HC107N,652 数据手册

与74HC107N,652相关器件

与74HC107N,652相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC107N,652

74HC107N,652 技术参数

74HC107N,652 数据手册

与74HC107N,652相关器件

与74HC107N,652相关文章

您还可以找

您在本页遇到什么问题？