Datasheet > 逻辑 > 栅极> 74AUP2G34GM

74AUP2G34GM

更新时间： 2024-11-11 06:31:51

品牌	Logo	应用领域
恩智浦 - NXP		栅极逻辑集成电路光电二极管
页数	文件大小	规格书
16页	84K
描述
Low-power dual buffer

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

74AUP2G34GM 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	SON
包装说明：	VSON, SOLCC6,.04,20	针数：	6
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.33	Is Samacsys：	N
系列：	AUP/ULP/V	JESD-30 代码：	R-PDSO-N6
JESD-609代码：	e3	长度：	1.45 mm
负载电容（CL）：	30 pF	逻辑集成电路类型：	BUFFER
最大I（ol）：	0.0017 A	湿度敏感等级：	1
功能数量：	1	输入次数：	1
端子数量：	6	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	VSON	封装等效代码：	SOLCC6,.04,20
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, VERY THIN PROFILE
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	260
电源：	1.2/3.3 V	Prop。Delay @ Nom-Sup：	20.8 ns
传播延迟（tpd）：	20.8 ns	认证状态：	Not Qualified
施密特触发器：	NO	座面最大高度：	0.5 mm
子类别：	Gates	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	0.8 V	标称供电电压 (Vsup)：	1.1 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Tin (Sn)
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	1 mm	Base Number Matches：	1

74AUP2G34GM 数据手册

74AUP1G332

Low-power 3-input OR gate

Rev. 02 — 29 February 2008

Product data sheet

1. General description

The 74AUP1G332 is a high-performance, low-power, low-voltage, Si-gate CMOS device,

superior to most advanced CMOS compatible TTL families.

Schmitt trigger action at all inputs makes the circuit tolerant to slower input rise and fall

times across the entire V_CCrange from 0.8 V to 3.6 V.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully speciﬁed for partial power-down applications using I_OFF

The I_OFFcircuitry disables the output, preventing the damaging backﬂow current through

the device when it is powered down.

The 74AUP1G332 provides a single 3-input OR gate.

2. Features

I Wide supply voltage range from 0.8 V to 3.6 V

I High noise immunity

I Complies with JEDEC standards:

N JESD8-12 (0.8 V to 1.3 V)

N JESD8-11 (0.9 V to 1.65 V)

N JESD8-7 (1.2 V to 1.95 V)

N JESD8-5 (1.8 V to 2.7 V)

N JESD8-B (2.7 V to 3.6 V)

I ESD protection:

N HBM JESD22-A114E Class 3A exceeds 5000 V

N MM JESD22-A115-A exceeds 200 V

N CDM JESD22-C101-C exceeds 1000 V

I Low static power consumption; I_CC= 0.9 µA (maximum)

I Latch-up performance exceeds 100 mA per JESD 78 Class II

I Inputs accept voltages up to 3.6 V

I Low noise overshoot and undershoot < 10 % of V_CC

I I_OFFcircuitry provides partial Power-down mode operation

I Multiple package options

I Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C

12 3 4 5 6 7...16

中文翻译

下载PDF

74AUP2G34GM 替代型号

型号	品牌	替代类型	描述	数据表
74AUP2G34GF	NXP	功能相似	Low-power dual buffer

与74AUP2G34GM相关器件

型号	品牌	获取价格	描述	数据表
74AUP2G34GM-G	NXP	获取价格	Low-power dual buffer
74AUP2G34GM-H	NXP	获取价格	IC,LOGIC GATE,DUAL BUFFER,CMOS,LLCC,6PIN,PLASTIC
74AUP2G34GN	NXP	获取价格	AUP/ULP/V SERIES, 1-INPUT NON-INVERT GATE, PDSO6, 0.90 X 1 MM, 0.35 MM HEIGHT, SOT-1115, S
74AUP2G34GN	NEXPERIA	获取价格	Low-power dual bufferProduction
74AUP2G34GS	NEXPERIA	获取价格	Low-power dual bufferProduction
74AUP2G34GW	NXP	获取价格	Low-power dual buffer
74AUP2G34GW	NEXPERIA	获取价格	Low-power dual bufferProduction
74AUP2G34GW-G	NXP	获取价格	Low-power dual buffer
74AUP2G34GX	NEXPERIA	获取价格	Low-power dual bufferProduction
74AUP2G38	NXP	获取价格	Low-power dual 2-input NAND gate (open-drain)

与74AUP2G34GM相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

23
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

7
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

8
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

31

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G34GM

74AUP2G34GM 技术参数

74AUP2G34GM 数据手册

74AUP2G34GM 替代型号

与74AUP2G34GM相关器件

与74AUP2G34GM相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G34GM

74AUP2G34GM 技术参数

74AUP2G34GM 数据手册

74AUP2G34GM 替代型号

与74AUP2G34GM相关器件

与74AUP2G34GM相关文章

您还可以找

您在本页遇到什么问题？