Datasheet > 逻辑 > 栅极> 74AUP2G17GM-G

74AUP2G17GM-G

更新时间： 2024-11-11 13:04:55

品牌	Logo	应用领域
恩智浦 - NXP		触发器
页数	文件大小	规格书
18页	97K
描述
IC,LOGIC GATE,DUAL BUFFER,CMOS,LLCC,6PIN,PLASTIC

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP2G17GM-G 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	SON, SOLCC6,.04,20	Reach Compliance Code：	unknown
风险等级：	5.84	JESD-30 代码：	R-PDSO-N6
负载电容（CL）：	30 pF	逻辑集成电路类型：	BUFFER
最大I（ol）：	0.0017 A	端子数量：	6
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	SON
封装等效代码：	SOLCC6,.04,20	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	包装方法：	TAPE AND REEL
电源：	1.2/3.3 V	Prop。Delay @ Nom-Sup：	20.1 ns
认证状态：	Not Qualified	施密特触发器：	YES
子类别：	Gates	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	DUAL	Base Number Matches：	1

74AUP2G17GM-G 数据手册

74AUP2G17

Low-power dual Schmitt trigger

Rev. 03 — 6 July 2009

Product data sheet

1. General description

The 74AUP2G17 provides two Schmitt trigger buffers. It is capable of transforming slowly

changing input signals into sharply deﬁned, jitter-free output signals.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully speciﬁed for partial power-down applications using I_OFF

The I_OFFcircuitry disables the output, preventing the damaging backﬂow current through

the device when it is powered down.

The inputs switch at different points for positive and negative-going signals. The difference

between the positive voltage V_T+and the negative voltage V_T−is deﬁned as the input

hysteresis voltage V_H.

2. Features

I Wide supply voltage range from 0.8 V to 3.6 V

I High noise immunity

I ESD protection:

N HBM JESD22-A114E Class 3A exceeds 5000 V

N MM JESD22-A115-A exceeds 200 V

N CDM JESD22-C101C exceeds 1000 V

I Low static power consumption; I_CC= 0.9 µA (maximum)

I Latch-up performance exceeds 100 mA per JESD 78 Class II

I Inputs accept voltages up to 3.6 V

I Low noise overshoot and undershoot < 10 % of V_CC

I I_OFFcircuitry provides partial Power-down mode operation

I Multiple package options

I Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C

12 3 4 5 6 7...18

中文翻译

下载PDF

与74AUP2G17GM-G相关器件

型号	品牌	获取价格	描述	数据表
74AUP2G17GN	NXP	获取价格	AUP/ULP/V SERIES, DUAL 1-INPUT NON-INVERT GATE, PDSO6, 0.90 X 1 MM, 0.35 MM HEIGHT, SOT-11
74AUP2G17GN	NEXPERIA	获取价格	Low-power dual Schmitt triggerProduction
74AUP2G17GN,132	NXP	获取价格	74AUP2G17 - Low-power dual Schmitt trigger SON 6-Pin
74AUP2G17GS	NEXPERIA	获取价格	Low-power dual Schmitt triggerProduction
74AUP2G17GW	NXP	获取价格	Low-power dual Schmitt trigger
74AUP2G17GW	NEXPERIA	获取价格	Low-power dual Schmitt triggerProduction
74AUP2G17GW,125	NXP	获取价格	74AUP2G17 - Low-power dual Schmitt trigger TSSOP 6-Pin
74AUP2G17GW-G	NXP	获取价格	暂无描述
74AUP2G240	NXP	获取价格	Low-power dual inverting buffer/line driver; 3-state
74AUP2G240DC	NXP	获取价格	Low-power dual inverting buffer/line driver; 3-state

与74AUP2G17GM-G相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

23
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

7
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

8
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

31

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G17GM-G

74AUP2G17GM-G 技术参数

74AUP2G17GM-G 数据手册

与74AUP2G17GM-G相关器件

与74AUP2G17GM-G相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G17GM-G

74AUP2G17GM-G 技术参数

74AUP2G17GM-G 数据手册

与74AUP2G17GM-G相关器件

与74AUP2G17GM-G相关文章

您还可以找

您在本页遇到什么问题？