74AUP2G08GD

更新时间： 2024-01-11 14:45:36

阅读下载

获取价格

如果您发现信息不准确，欢迎纠错

74AUP2G08GD 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	SON	包装说明：	1 X 1.95 MM, 0.5 MM HEIGHT, PLASTIC, MO-252, SOT833-1, SON-8
针数：	8	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.4
系列：	AUP/ULP/V	JESD-30 代码：	R-PDSO-N8
JESD-609代码：	e3	长度：	1.95 mm
负载电容（CL）：	30 pF	逻辑集成电路类型：	AND GATE
最大I（ol）：	0.0017 A	湿度敏感等级：	1
功能数量：	2	输入次数：	2
端子数量：	8	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	VSON	封装等效代码：	SOLCC8,.04,20
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, VERY THIN PROFILE
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	260
电源：	1.2/3.3 V	Prop。Delay @ Nom-Sup：	24 ns
传播延迟（tpd）：	24 ns	认证状态：	Not Qualified
施密特触发器：	NO	座面最大高度：	0.5 mm
子类别：	Gates	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	0.8 V	标称供电电压 (Vsup)：	1.1 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Tin (Sn)
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	1 mm	Base Number Matches：	1

74AUP2G08

Low-power dual 2-input AND gate

Rev. 03 — 29 May 2008

Product data sheet

1. General description

The 74AUP2G08 provides the dual 2-input AND function.

Schmitt-trigger action at all inputs makes the circuit tolerant to slower input rise and fall

times across the entire V_CCrange from 0.8 V to 3.6 V.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully speciﬁed for partial power-down applications using I_OFF. The I_OFF

circuitry disables the output, preventing a damaging backﬂow current through the device

when it is powered down.

2. Features

I Wide supply voltage range from 0.8 V to 3.6 V

I High noise immunity

I Complies with JEDEC standards:

N JESD8-12 (0.8 V to 1.3 V)

N JESD8-11 (0.9 V to 1.65 V)

N JESD8-7 (1.2 V to 1.95 V)

N JESD8-5 (1.8 V to 2.7 V)

N JESD8-B (2.7 V to 3.6 V)

I ESD protection:

N HBM JESD22-A114E Class 3A exceeds 5000 V

N MM JESD22-A115-A exceeds 200 V

N CDM JESD22-C101C exceeds 1000 V

I Low static power consumption; I_CC= 0.9 µA (maximum)

I Latch-up performance exceeds 100 mA per JESD78 Class II

I Inputs accept voltages up to 3.6 V

I Low noise overshoot and undershoot < 10 % of V_CC

I I_OFFcircuitry provides partial Power-down mode operation

I Multiple package options

I Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C

12 3 4 5 6 7...17

下载PDF

型号	品牌	描述	获取价格	数据表
74AUP2G08GD,125	NXP	74AUP2G08 - Low-power dual 2-input AND gate SON 8-Pin	获取价格
74AUP2G08GF	NXP	Low-power dual 2-input AND gate	获取价格
74AUP2G08GF,115	NXP	74AUP2G08 - Low-power dual 2-input AND gate SON 8-Pin	获取价格
74AUP2G08GM	NXP	Low-power dual 2-input AND gate	获取价格
74AUP2G08GM,125	NXP	74AUP2G08 - Low-power dual 2-input AND gate QFN 8-Pin	获取价格
74AUP2G08GM-G	NXP	IC AUP/ULP/V SERIES, DUAL 2-INPUT AND GATE, PQCC8, 1.60 X 1.60 MM, 0.50 MM HEIGHT, PLASTIC	获取价格