Datasheet > 逻辑 > 栅极> 74AUP1G00

74AUP1G00

更新时间： 2024-01-10 12:51:15

品牌	Logo	应用领域
恩智浦 - NXP		/
页数	文件大小	规格书
16页	83K
描述
Low-power 2-input NAND gate

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1G00 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	TSSOT	包装说明：	TSSOP, TSSOP5/6,.08
针数：	5	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.16
Is Samacsys：	N	系列：	AUP/ULP/V
JESD-30 代码：	R-PDSO-G5	JESD-609代码：	e3
长度：	2.05 mm	负载电容（CL）：	30 pF
逻辑集成电路类型：	NAND GATE	最大I（ol）：	0.0017 A
湿度敏感等级：	1	功能数量：	1
输入次数：	2	端子数量：	5
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP5/6,.08	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	包装方法：	TAPE AND REEL
峰值回流温度（摄氏度）：	260	电源：	1.2/3.3 V
Prop。Delay @ Nom-Sup：	24.9 ns	传播延迟（tpd）：	24.9 ns
认证状态：	Not Qualified	施密特触发器：	NO
座面最大高度：	1.1 mm	子类别：	Gates
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	0.8 V
标称供电电压 (Vsup)：	1.1 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Tin (Sn)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	1.25 mm
Base Number Matches：	1

74AUP1G00 数据手册

74AUP1G00

Low-power 2-input NAND gate

Rev. 02 — 29 June 2006

Product data sheet

1. General description

The 74AUP1G00 is a high-performance, low-power, low-voltage, Si-gate CMOS device,

superior to most advanced CMOS compatible TTL families.

Schmitt-trigger action at all inputs makes the circuit tolerant to slower input rise and fall

times across the entire V_CCrange from 0.8 V to 3.6 V.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully speciﬁed for partial Power-down applications using I_OFF

The I_OFFcircuitry disables the output, preventing the damaging backﬂow current through

the device when it is powered down.

The 74AUP1G00 provides the single 2-input NAND function.

2. Features

■ Wide supply voltage range from 0.8 V to 3.6 V

■ High noise immunity

■ Complies with JEDEC standards:

◆ JESD8-12 (0.8 V to 1.3 V)

◆ JESD8-11 (0.9 V to 1.65 V)

◆ JESD8-7 (1.2 V to 1.95 V)

◆ JESD8-5 (1.8 V to 2.7 V)

◆ JESD8-B (2.7 V to 3.6 V)

■ ESD protection:

◆ HBM JESD22-A114-C Class 3A. Exceeds 5000 V

◆ MM JESD22-A115-A exceeds 200 V

◆ CDM JESD22-C101-C exceeds 1000 V

■ Low static power consumption; I_CC= 0.9 µA (maximum)

■ Latch-up performance exceeds 100 mA per JESD 78 Class II

■ Inputs accept voltages up to 3.6 V

■ Low noise overshoot and undershoot < 10 % of V_CC

■ I_OFFcircuitry provides partial Power-down mode operation

■ Multiple package options

■ Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C

12 3 4 5 6 7...16

中文翻译

下载PDF

与74AUP1G00相关器件

型号	品牌	获取价格	描述	数据表
74AUP1G00FW4-7	DIODES	获取价格	SINGLE 2 INPUT POSITIVE NAND GATE
74AUP1G00FZ4-7	DIODES	获取价格	SINGLE 2 INPUT POSITIVE NAND GATE
74AUP1G00GF	NXP	获取价格	Low-power 2-input NAND gate
74AUP1G00GF,132	NXP	获取价格	74AUP1G00 - Low-power 2-input NAND gate SON 6-Pin
74AUP1G00GM	NXP	获取价格	Low-power 2-input NAND gate
74AUP1G00GM	NEXPERIA	获取价格	Low-power 2-input NAND gateProduction
74AUP1G00GN	NXP	获取价格	AUP/ULP/V SERIES, 2-INPUT NAND GATE, PDSO6, 0.90 X 1 MM, 0.35 MM HEIGHT, SOT-1115, SON-6
74AUP1G00GN	NEXPERIA	获取价格	Low-power 2-input NAND gateProduction
74AUP1G00GS	NEXPERIA	获取价格	Low-power 2-input NAND gateProduction
74AUP1G00GW	NXP	获取价格	Low-power 2-input NAND gate

与74AUP1G00相关文章

LM317T数据手册解读：产品特性、应用、封装与引脚详解
2024-06-14

14
一文带你了解?DB3二极管好坏判断、参数信息、替代推荐
2024-06-14

16
LM358DR数据手册：引脚说明、电气参数及替换型号推荐
2024-06-14

10
OP07CP数据手册解读：引脚信息、电子参数
2024-06-14

16

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G00

74AUP1G00 技术参数

74AUP1G00 数据手册

与74AUP1G00相关器件

与74AUP1G00相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G00

74AUP1G00 技术参数

74AUP1G00 数据手册

与74AUP1G00相关器件

与74AUP1G00相关文章

您还可以找

您在本页遇到什么问题？