Datasheet > 74AHCT257PW-Q100

74AHCT257PW-Q100

更新时间： 2024-11-28 01:02:15

品牌	Logo	应用领域
安世 - NEXPERIA		/
页数	文件大小	规格书
17页	706K
描述
Quad 2-input multiplexer; 3-state

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AHCT257PW-Q100 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP-16	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.63
系列：	AHCT/VHCT/VT	JESD-30 代码：	R-PDSO-G16
JESD-609代码：	e4	长度：	5 mm
逻辑集成电路类型：	MULTIPLEXER	湿度敏感等级：	1
功能数量：	4	输入次数：	2
输出次数：	1	端子数量：	16
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	11 ns
筛选级别：	AEC-Q100	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Nickel/Palladium/Gold/Silver (Ni/Pd/Au/Ag)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	4.4 mm
Base Number Matches：	1

74AHCT257PW-Q100 数据手册

74AHC257-Q100;

74AHCT257-Q100

Quad 2-input multiplexer; 3-state

Rev. 1 — 22 July 2013

Product data sheet

1. General description

The 74AHC257-Q100; 74AHCT257-Q100 is a high-speed Si-gate CMOS device and is

pin compatible with Low-power Schottky TTL (LSTTL). It is specified in compliance with

JEDEC standard No. 7-A.

The 74AHC257-Q100; 74AHCT257-Q100 has four identical 2-input multiplexers with

3-state outputs. They select 4 bits of data from two sources and a common data select

input (S) controls them. The data inputs from source 0 (1I0 to 4I0), are selected when

input S is LOW. The data inputs from source 1 (1I1 to 4I1) are selected when input S is

HIGH. Data appears at the outputs (1Y to 4Y) in true (non-inverting) form from the

selected inputs. The 74AHC257-Q100; 74AHCT257-Q100 is the logic implementation of a

4-pole 2-position switch. The logic levels applied to input S determine the position of the

switch. The outputs are forced to a high-impedance OFF-state when OE is HIGH.

The logic equations for the outputs are:

1Y = OE (1I1 S + 1I0 S)

2Y = OE (2I1 S + 2I0 S)

3Y = OE (3I1 S + 3I0 S)

4Y = OE (4I1 S + 4I0 S)

This product has been qualified to the Automotive Electronics Council (AEC) standard

Q100 (Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

 Automotive product qualification in accordance with AEC-Q100 (Grade 1)

 Specified from 40 C to +85 C and from 40 C to +125 C

 Balanced propagation delays

 All inputs have Schmitt-trigger actions

 Non-inverting data path

 Inputs accept voltages higher than V_CC

 Input levels:

 For 74AHC257-Q100: CMOS level

 For 74AHCT257-Q100: TTL level

12 3 4 5 6 7...17

中文翻译

下载PDF

与74AHCT257PW-Q100相关器件

型号	品牌	获取价格	描述	数据表
74AHCT257PW-Q100J	NXP	获取价格	74AHC(T)257-Q100 - Quad 2-input multiplexer; 3-state TSSOP 16-Pin
74AHCT257PW-T	NXP	获取价格	暂无描述
74AHCT257-Q100	NEXPERIA	获取价格	Quad 2-input multiplexer; 3-state
74AHCT259	NXP	获取价格	8-bit addressable latch
74AHCT259D	NXP	获取价格	8-bit addressable latch
74AHCT259D,118	NXP	获取价格	74AHC(T)259 - 8-bit addressable latch SOP 16-Pin
74AHCT259D-Q100J	NXP	获取价格	74AHC(T)259-Q100 - 8-bit addressable latch SOP 16-Pin
74AHCT259D-T	NXP	获取价格	IC AHCT/VHCT SERIES, OCTAL LOW LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDSO16, 3.90 MM, PLAS
74AHCT259PW	NXP	获取价格	8-bit addressable latch
74AHCT259PW	PHILIPS	获取价格	D Latch, 1-Func, 8-Bit, CMOS, PDSO16,

与74AHCT257PW-Q100相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

46
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

34
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

63
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

60

产品中心

服务支持

精选活动

关于我们

帮助中心

74AHCT257PW-Q100

74AHCT257PW-Q100 技术参数

74AHCT257PW-Q100 数据手册

与74AHCT257PW-Q100相关器件

与74AHCT257PW-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AHCT257PW-Q100

74AHCT257PW-Q100 技术参数

74AHCT257PW-Q100 数据手册

与74AHCT257PW-Q100相关器件

与74AHCT257PW-Q100相关文章

您还可以找

您在本页遇到什么问题？