Datasheet > 74AHC273PW-Q100

74AHC273PW-Q100

更新时间： 2024-09-27 01:07:51

品牌	Logo	应用领域
安世 - NEXPERIA		/
页数	文件大小	规格书
19页	814K
描述
Octal D-type flip-flop with reset; positive-edge trigger

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AHC273PW-Q100 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP-20	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.68
系列：	AHC/VHC/H/U/V	JESD-30 代码：	R-PDSO-G20
JESD-609代码：	e4	长度：	6.5 mm
逻辑集成电路类型：	D FLIP-FLOP	湿度敏感等级：	1
位数：	8	功能数量：	1
端子数量：	20	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	21.5 ns
筛选级别：	AEC-Q100	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Nickel/Palladium/Gold/Silver (Ni/Pd/Au/Ag)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	触发器类型：	POSITIVE EDGE
宽度：	4.4 mm	最小 fmax：	100 MHz

74AHC273PW-Q100 数据手册

74AHC273-Q100;

74AHCT273-Q100

Octal D-type flip-flop with reset; positive-edge trigger

Rev. 1 — 27 March 2013

Product data sheet

1. General description

The 74AHC273-Q100; 74AHCT273-Q100 is a high-speed Si-gate CMOS device and is

pin compatible with Low-power Schottky TTL (LSTTL). It is specified in compliance with

JEDEC standard No. 7-A.

The 74AHC273-Q100; 74AHCT273-Q100 has eight edge-triggered, D-type flip-flops with

individual D inputs and Q outputs.

The common clock (CP) and master reset (MR) inputs, load and reset (clear) all flip-flops

simultaneously. The state of each D input, one set-up time before the LOW-to-HIGH clock

transition, is transferred to the corresponding output (Qn) of the flip-flop.

All outputs are forced LOW, independent of clock or data inputs, by a LOW on the MR

input.

The device is useful for applications where only the true output is required and the clock

and master reset are common to all storage elements.

This product has been qualified to the Automotive Electronics Council (AEC) standard

Q100 (Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

 Automotive product qualification in accordance with AEC-Q100 (Grade 1)

 Specified from 40 C to +85 C and from 40 C to +125 C

 Balanced propagation delays

 All inputs have Schmitt-trigger actions

 Inputs accept voltages higher than V_CC

 Ideal buffer for MOS microcontroller or memory

 Common clock and master reset

 Input levels:

 For 74AHC273-Q100: CMOS level

 For 74AHCT273-Q100: TTL level

 ESD protection:

 MIL-STD-883, method 3015 exceeds 2000 V

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 )

 Multiple package options

12 3 4 5 6 7...19

中文翻译

下载PDF

与74AHC273PW-Q100相关器件

型号	品牌	获取价格	描述	数据表
74AHC273PW-Q100J	NXP	获取价格	74AHC(T)273-Q100 - Octal D-type flip-flop with reset; positive-edge trigger TSSOP2 20-Pin
74AHC273PW-T	NXP	获取价格	IC AHC SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO20, 4.40 MM, PLASTIC,
74AHC273-Q100	NEXPERIA	获取价格	Octal D-type flip-flop with reset; positive-edge trigger
74AHC2G	NXP	获取价格	Dual 2-input OR gate
74AHC2G00	NXP	获取价格	The 74AHC2G/AHCT2G00 is a high-speed Si-gate CMOS device
74AHC2G00DC	NXP	获取价格	The 74AHC2G/AHCT2G00 is a high-speed Si-gate CMOS device
74AHC2G00DC	NEXPERIA	获取价格	Dual 2-input NAND gateProduction
74AHC2G00DC-Q100	NEXPERIA	获取价格	Dual 2-input NAND gate
74AHC2G00DC-Q100,125	NXP	获取价格	NAND Gate, AHC/VHC/H/U/V Series, 2-Func, 2-Input, CMOS, PDSO8
74AHC2G00DP	NXP	获取价格	The 74AHC2G/AHCT2G00 is a high-speed Si-gate CMOS device

与74AHC273PW-Q100相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

9
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

8
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

12
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

17

产品中心

服务支持

精选活动

关于我们

帮助中心

74AHC273PW-Q100

74AHC273PW-Q100 技术参数

74AHC273PW-Q100 数据手册

与74AHC273PW-Q100相关器件

与74AHC273PW-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AHC273PW-Q100

74AHC273PW-Q100 技术参数

74AHC273PW-Q100 数据手册

与74AHC273PW-Q100相关器件

与74AHC273PW-Q100相关文章

您还可以找

您在本页遇到什么问题？