5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> 74ACT11821
74ACT11821 PDF预览

74ACT11821

更新时间： 2024-02-29 10:34:46
品牌 Logo 应用领域
德州仪器 - TI 触发器输出元件
页数 文件大小 规格书
7页 124K
描述
10-BIT BUS-INTERFACE FLIP-FLOPS WITH 3-STATE OUTPUTS

阅读下载

中文翻译

获取价格

74ACT11821 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete包装说明：DIP, DIP28,.6
Reach Compliance Code：not_compliant风险等级：5.81
JESD-30 代码：R-PDIP-T28逻辑集成电路类型：D FLIP-FLOP
功能数量：10端子数量：28
最高工作温度：85 °C最低工作温度：-40 °C
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：DIP封装等效代码：DIP28,.6
封装形状：RECTANGULAR封装形式：IN-LINE
包装方法：TAPE AND REEL电源：3.3/5 V
认证状态：Not Qualified子类别：FF/Latches
表面贴装：NO技术：CMOS
温度等级：INDUSTRIAL端子形式：THROUGH-HOLE
端子节距：2.54 mm端子位置：DUAL
触发器类型：POSITIVE EDGEBase Number Matches：1

74ACT11821 数据手册

 浏览型号74ACT11821的Datasheet PDF文件第2页浏览型号74ACT11821的Datasheet PDF文件第3页浏览型号74ACT11821的Datasheet PDF文件第4页浏览型号74ACT11821的Datasheet PDF文件第5页浏览型号74ACT11821的Datasheet PDF文件第6页浏览型号74ACT11821的Datasheet PDF文件第7页 
ꢀ
ꢁ
ꢂ
ꢃ
ꢄ
ꢅ
ꢅ
ꢆ
ꢇ
ꢅ
ꢈ
ꢉ
ꢊ
ꢅ ꢋ ꢌꢍꢎ ꢄꢉ ꢍꢏꢐꢌꢎ ꢑꢄ ꢒꢓꢔꢂꢃꢒ ꢉꢔ ꢕ ꢎ ꢖꢌ ꢔꢕꢗ ꢖ  
ꢁ
ꢂ
ꢃ
ꢄ
ꢅ
ꢅ
ꢆ
ꢇ
ꢅ
ꢐ
ꢐ
ꢛ
ꢘ ꢎꢄ ꢙꢉ ꢚ ꢌꢐꢄꢂꢄ ꢒꢉ ꢗꢏ ꢄꢖ ꢏꢄ  
SCAS156A − NOVEMBER 1990 − REVISED APRIL 1993  
54ACT11821 . . . JT PACKAGE  
74ACT11821 . . . DW PACKAGE  
• Inputs Are TTL-Voltage Compatible  
• Provides Extra Data Width Necessary for  
Wider Address/Data Paths or Buses With  
Parity  
(TOP VIEW)  
1Q  
2Q  
3Q  
OE  
1D  
2D  
1
28  
27  
26  
• Flow-Through Architecture Optimizes  
2
PCB Layout  
3
• Center-Pin V  
and GND Configurations  
Minimize High-Speed Switching Noise  
4Q  
5Q  
4
25 3D  
CC  
5
24  
23  
22  
21  
20  
19  
18  
17  
16  
15  
4D  
5D  
V
6
GND  
GND  
GND  
GND  
6Q  
7Q  
8Q  
9Q  
10Q  
• EPIC(Enhanced-Performance Implanted  
7
CMOS) 1-µm Process  
CC  
8
V
CC  
• 500-mA Typical Latch-Up Immunity at 125°C  
9
6D  
7D  
8D  
9D  
10D  
CLK  
• Package Options Include Plastic  
Small-Outline Packages, Ceramic Chip  
Carriers, and Standard Ceramic 300-mil  
DIPs  
10  
11  
12  
13  
14  
description  
These 10-bit flip-flops feature 3-state outputs  
designed specifically for driving highly-capacitive  
or relatively low-impedance loads. They are  
particularly suitable for implementing wider buffer  
registers, I/O ports, bidirectional bus drivers with  
parity, and working registers.  
54ACT11821 . . . FK PACKAGE  
(TOP VIEW)  
4
3
2 1 28 27 26  
5
6
7
8
9
On the positive transition of the clock the Q outputs  
will follow the D inputs.  
2D  
1D  
OE  
1Q  
2Q  
3Q  
4Q  
25 8D  
24 9D  
10  
23  
22  
21  
20  
19  
A buffered output enable (OE) input can be used  
to place the ten outputs in either a normal logic  
state (high or low level) or a high-impedance state.  
In the high-impedance state the outputs neither  
load nor drive the bus lines significantly.  
CLK  
10Q  
9Q  
10  
8Q  
11  
12 13 14 15 16 17 18  
The high-impedance state and increased drive  
provide the capability to drive the bus lines in a  
bus-organized system without need for interface  
or pull-up components.  
The output enable (OE)does not affect the internal operation of the flip-flops. Old data can be retained or new  
data can be entered while the outputs are in the high-impedance state.  
The 54ACT11821 is characterized for operation over the full military temperature range of −55°C to 125°C. The  
74ACT11821 is characterized for operation form −40°C to 85°C.  
EPIC is a trademark of Texas Instruments Incorporated.  
Copyright 1993, Texas Instruments Incorporated  
ꢏ ꢑꢕ ꢒꢐꢐ ꢗ ꢄꢙ ꢒꢓꢘ ꢎꢐ ꢒ ꢑ ꢗꢄꢒ ꢜ ꢝꢞ ꢟꢠ ꢡꢢꢣ ꢤꢥ ꢦꢧꢝ ꢣꢢ ꢧꢝꢨ ꢟꢧꢠ ꢖꢓ ꢗ ꢜ ꢏ ꢃꢄ ꢎꢗ ꢑ  
ꢮ
ꢜ
ꢂ
ꢄ
ꢂ
ꢟ
ꢧ
ꢩ
ꢢ
ꢪ
ꢥ
ꢨ
ꢝ
ꢟ
ꢢ
ꢧ
ꢣ
ꢤ
ꢪ
ꢪ
ꢦ
ꢧ
ꢝ
ꢨ
ꢠ
ꢢ
ꢩ
ꢫ
ꢤ
ꢬ
ꢭ
ꢟ
ꢣ
ꢨ
ꢝ
ꢟ
ꢢ
ꢧ
ꢡ
ꢨ
ꢝ
ꢦ
ꢖ
ꢪ
ꢢ
ꢡ
ꢤ
ꢣ
ꢝ
ꢠ
ꢣ
ꢢ
ꢧ
ꢩ
ꢢ
ꢪ
ꢥ
ꢝ
ꢢ
ꢠ
ꢫ
ꢦ
ꢣ
ꢟ
ꢩ
ꢟ
ꢣ
ꢨ
ꢝ
ꢟ
ꢢ
ꢧ
ꢠ
ꢫ
ꢦ
ꢪ
ꢝ
ꢞ
ꢦ
ꢝ
ꢦ
ꢪ
ꢥ
ꢠ
ꢢ
ꢩ
ꢄ
ꢦ
ꢯ
ꢨ
ꢠ
ꢎ
ꢧ
ꢠ
ꢝ
ꢪ
ꢤ
ꢥ
ꢦ
ꢧ
ꢝ
ꢠ
ꢠ
ꢝ
ꢨ
ꢧ
ꢡ
ꢨ
ꢪ
ꢡ
ꢰ
ꢨ
ꢪ
ꢪ
ꢨ
ꢧ
ꢝ
ꢱ
ꢮ
ꢖ
ꢪ
ꢢ
ꢡ
ꢤ
ꢣ
ꢝ
ꢟ
ꢫꢨ ꢪ ꢨ ꢥ ꢦ ꢝ ꢦ ꢪ ꢠ ꢮ  
ꢢ
ꢧ
ꢫ
ꢪ
ꢢ
ꢣ
ꢦ
ꢠ
ꢠ
ꢟ
ꢧ
ꢲ
ꢡ
ꢢ
ꢦ
ꢠ
ꢧ
ꢢ
ꢝ
ꢧ
ꢦ
ꢣ
ꢦ
ꢠ
ꢠ
ꢨ
ꢪ
ꢟ
ꢭ
ꢱ
ꢟ
ꢧ
ꢣ
ꢭ
ꢤ
ꢡ
ꢦ
ꢝ
ꢦ
ꢠ
ꢝ
ꢟ
ꢧ
ꢲ
ꢢ
ꢩ
ꢨ
ꢭ
ꢭ
2−1  
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77001  
1234567

中文翻译

下载PDF

与74ACT11821相关器件

型号 品牌 获取价格 描述 数据表
74ACT11821D PHILIPS

获取价格

 		D Flip-Flop, 10-Func, Positive Edge Triggered, CMOS, PDSO28
74ACT11821D-T YAGEO

获取价格

 		暂无描述
74ACT11821DW ROCHESTER

获取价格

 		ACT SERIES, 10-BIT DRIVER, TRUE OUTPUT, PDSO28, PLASTIC, SO-28
74ACT11821DW TI

获取价格

 		10-Bit Bus Interface Flip-Flops with 3-State Outputs 28-SOIC -40 to 85
74ACT11821DWR TI

获取价格

 		10-Bit Bus Interface Flip-Flops with 3-State Outputs 28-SOIC -40 to 85
74ACT11821J TI

获取价格

 		IC,FLIP-FLOP,10-BIT,D TYPE,ACT-CMOS,DIP,28PIN,CERAMIC
74ACT11821N YAGEO

获取价格

 		Bus Driver, ACT Series, 1-Func, 10-Bit, True Output, CMOS, PDIP28
74ACT11821N TI

获取价格

 		IC,FLIP-FLOP,10-BIT,D TYPE,ACT-CMOS,DIP,28PIN,PLASTIC
74ACT11821NT TI

获取价格

 		10-Bit Bus Interface Flip-Flops with 3-State Outputs 28-PDIP -40 to 85
74ACT11824D YAGEO

获取价格

 		Bus Driver, ACT Series, 1-Func, 9-Bit, Inverted Output, CMOS, PDSO28

与74ACT11821相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证