74ACT109SCXR

更新时间： 2024-11-27 13:04:51

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		触发器
页数	文件大小	规格书
9页	102K
描述
J-Kbar Flip-Flop, ACT Series, 2-Func, Positive Edge Triggered, 2-Bit, Complementary Output, CMOS, PDSO16, 0.150 INCH, MS-012, SOIC-16

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74ACT109SCXR 技术参数

生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	SOP,	针数：	16
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.12	系列：	ACT
JESD-30 代码：	R-PDSO-G16	JESD-609代码：	e3/e4
长度：	9.9 mm	逻辑集成电路类型：	J-KBAR FLIP-FLOP
位数：	2	功能数量：	2
端子数量：	16	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
传播延迟（tpd）：	13 ns	认证状态：	Not Qualified
座面最大高度：	1.75 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	MATTE TIN/NICKEL PALLADIUM GOLD
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	触发器类型：	POSITIVE EDGE
宽度：	3.9 mm	最小 fmax：	125 MHz
Base Number Matches：	1

74ACT109SCXR 数据手册

November 1988

Revised August 2000

74AC109 • 74ACT109

Dual JK Positive Edge-Triggered Flip-Flop

General Description

Features

The AC/ACT109 consists of two high-speed completely

independent transition clocked JK flip-flops. The clocking

operation is independent of rise and fall times of the clock

waveform. The JK design allows operation as a D-Type

flip-flop (refer to AC/ACT74 data sheet) by connecting the J

and K inputs together.

■ I_CCreduced by 50%

■ Outputs source/sink 24 mA

■ ACT109 has TTL-compatible inputs

Asynchronous Inputs:

LOW input to S_D(Set) sets Q to HIGH level

LOW input to C_D(Clear) sets Q to LOW level

Clear and Set are independent of clock

Simultaneous LOW on C_Dand S_Dmakes

both Q and Q HIGH

Ordering Code:

Order Number Package Number

Package Description

74AC109SC

74AC109SJ

M16A

M16D

MTC16

N16E

16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow

16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

74AC109MTC

74AC109PC

74ACT109SC

74AC109MTC

74ACT109PC

16-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide

16-Lead Plastic Dual-in-Line Package (PDIP), JEDEC MS-001, 0.300” Wide

16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow

16-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide

16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

M16A

MTC16

N16E

Device also available in Tape and Reel. Specify by appending suffix letter “X” to the ordering code.

Connection Diagram

Pin Descriptions

Pin Names

Description

Data Inputs

J₁, J₂, K₁, K₂

CP₁, CP₂

Clock Pulse Inputs

Direct Clear Inputs

Direct Set Inputs

Outputs

_D1, C_D2

_D1, S_D2

Q₁, Q₂, Q₁, Q₂

FACT is a trademark of Fairchild Semiconductor Corporation.

DS009923

www.fairchildsemi.com

12 3 4 5 6 7...9

中文翻译

下载PDF

与74ACT109SCXR相关器件

型号	品牌	获取价格	描述	数据表
74ACT109SJQR	TI	获取价格	ACT SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, E
74ACT10B	STMICROELECTRONICS	获取价格	TRIPLE 3-INPUT NAND GATE
74ACT10M	STMICROELECTRONICS	获取价格	TRIPLE 3-INPUT NAND GATE
74ACT10MTC	ETC	获取价格	Triple 3-input NAND Gate
74ACT10MTCX	FAIRCHILD	获取价格	NAND Gate, ACT Series, 3-Func, 3-Input, CMOS, PDSO14, 4.40 MM, MO-153, TSSOP-14
74ACT10MTR	ETC	获取价格	Triple 3-input NAND Gate
74ACT10PC	FAIRCHILD	获取价格	Triple 3-Input NAND Gate
74ACT10PCQR	ETC	获取价格	Triple 3-input NAND Gate
74ACT10SC	TI	获取价格	ACT SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14
74ACT10SC	FAIRCHILD	获取价格	Triple 3-Input NAND Gate

与74ACT109SCXR相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

47
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

35
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

64
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

61

产品中心

服务支持

精选活动

关于我们

帮助中心

74ACT109SCXR

74ACT109SCXR 技术参数

74ACT109SCXR 数据手册

与74ACT109SCXR相关器件

与74ACT109SCXR相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74ACT109SCXR

74ACT109SCXR 技术参数

74ACT109SCXR 数据手册

与74ACT109SCXR相关器件

与74ACT109SCXR相关文章

您还可以找

您在本页遇到什么问题？